


HARDWARE BOOKS 3

6809マイコン製作実習(上)

—6809の基礎から制御用マイコンの設計まで—

PRACTICE MAKING OF 6809 MICRO COMPUTER SYSTEM

近藤元一 著



技術評論社

HARDWARE BOOKS ③

6809マイコン製作実習(上)

—6809の基礎から制御用マイコンの設計まで—

PRACTICE MAKING OF 6809 MICRO COMPUTER SYSTEM

近藤元一 著

技術評論社

はじめに

エレクトロニクスに関する技術の発展は目覚ましいものがあります。今日の最新鋭のマシンが次の日には旧型マシンに転落するかもしれないほどに技術の変遷は早く、厳しくなっています。その中でもマイクロコンピュータを中心とした電子技術の発達には“すさまじい”の一語につきるのではないのでしょうか。これからのエンジニアにとって、マイクロコンピュータの理解は必須条件となることでしょう。

本書はマイクロコンピュータに興味がある人、あるいはエンジニアの卵の人にとってマイクロコンピュータの基礎を学習するための最良の参考書であることを目指してまとめたものです。

マイクロコンピュータチップには、68系の代表的な存在である6809を取り上げました。このチップを使用したワンボード・マイクロコンピュータを実際に製作し、そのコンピュータを用いて種々の機械を制御してみます。




マイクロコンピュータを理解するための一番の近道は作ってみることです。100冊の本を読むよりも、1台のマイクロコンピュータを作ることの方がはるかに理解が深まります。読者も本書の内容に沿って製作してみることで、自然にソフトとハードが両方とも理解できるものと確信しています。

本書は第1巻「基礎・設計編」、第2巻「製作・応用編」の2巻構成にしました。第1巻の方でマイクロコンピュータチップ6809の基礎とその設計方法を学習します。そしてその間に部品を用意し、第2巻で実際にワンボード・マイクロコンピュータを組み立て、いろいろの機械を動かす、という手順で学習を進めたいと思います。

では、さっそく部品を発生しましょう。部品が到着するまで、じっくりと基礎から学習を行うようにしてください。




1986年12月

著者 近藤 元一



ワン
ボード
マイ
コン

SBC69



- ①SBC69外観
- ②基板表
- ③基板裏の配線
- ④16進キーボード

Contents

第1章 数の表現 11

1 ■ コンピュータにおける数値表現 13

- 13 ■ 1.1 10進数
- 13 ■ 1.2 2進数
- 14 ■ 1.3 16進数
- 15 ■ 1.4 8進数
- 16 ■ 1.5 2進化10進数
- 17 ■ 1.6 アドレス線の読みかた
- 20 ■ 1.7 データ線の読みかた
- 20 ■ 1.8 数の構成

2 ■ 2進数による数値表現 22

- 22 ■ 2.1 数値表現における桁の重み
- 23 ■ 2.2 2進数の10進数変換
- 24 ■ 2.3 負の数と補数
- 24 ■ 2.4 補数の重要性
- 25 ■ 2.5 補数による計算
- 26 ■ 2.6 符号なし2進数と符号付き2進数
練習問題

第2章 マイコンの構成 29

1 ■ マイコンの基本構成 31

2 ■ 8ビットマシンの定義と位置づけ 33

3 ■ 6809MPU 34

- 35 ■ 3.1 6800と6809

36	3.2 6809と6809E
36	3.3 6809の実行スピード

4 ■ 6809の性能 40

5 ■ 6809の内部構成 42

42	5.1 内部構成の概要
46	5.2 各ピンの機能
51	5.3 各レジスタの機能

第3章 6809命令セット 59

1 ■ 6809命令セットの分類法 61

2 ■ 8ビット・レジスタ/メモリ命令 63

ADC ADD AND ASL ASR BIT CLR
CMP COM DAA DEC EOR EXG INC
LD LSL LSR MUL NEG OR ROL
ROR SBC ST SUB TST TFR

3 ■ 16ビット・レジスタ/メモリ命令 77

ADDD CMPD EXG LDD SEX STD SUBD TFR

4 ■ インデックス・レジスタ/スタックポインタ命令 82

CMP EXG LEA LD PSH PUL ST ABX

5 ■ ブランチ命令 88

BEQ BNE BMI BPL BCS BCC BVS
BVC BGT BGE BLE BLT BHI BHS
BLO BLS BRA BSR BRN

6 ■ その他の命令 95

ANDCC CWAI NOP ORCC JMP JSR RTS
RTI SWI SYNC

第4章 アドレッシングモードと割り込み 101

1 ■ アドレッシングモード 103

105 ■ 1.1 アドレッシングモードの種類

エクステンデッド・アドレッシング／ダイレクト・アドレッシング／イミディエイト・アドレッシング／インヘレント・アドレッシング／インデックス・アドレッシング／リラティブ・アドレッシング

113 ■ 1.2 インデックス・モードの種類

オフセットなしアドレッシング／定数オフセット付きアドレッシング／アキュムレータ・オフセット付きアドレッシング／自動増減型アドレッシング／PC相対アドレッシング／間接アドレッシング

2 ■ 割り込み動作 123

123 ■ 2.1 割り込み機能

124 ■ 2.2 割り込みの種類

127 ■ 2.3 割り込みからの復帰

第5章 回路設計 129

1 ■ 設計の基本方針 131

131 ■ 1.1 SBC69の基本仕様

131 ■ 1.2 設計思想

132 ■ 1.3 使用形態

134 ■ 1.4 SBC69のメモリマップ

135 ■ 1.5 I/O領域のアドレスマップ

2 ■ SBC69の全体回路 137

- 137 ■ 2.1 MPU回路
- 137 ■ 2.2 バッファ回路
- 147 ■ 2.3 リセット回路
- 148 ■ 2.4 アドレスデコーダ回路
- 154 ■ 2.5 メモリ回路
RAM6264／ROM2732

第6章 I/Oデバイス設計 159

1 ■ SBC69のI/Oデバイス回路 161

- 161 ■ 1.1 PIAの接続
- 164 ■ 1.2 ACIAの接続

2 ■ 入出力機器 169

- 169 ■ 2.1 データの入力方法
16進キーボードからの入力／RS232Cポートからの入力／Sフォーマット・ファイル
- 181 ■ 2.2 データの出力表示

第7章 入出力機器のプログラミング 191

1 ■ PIAのプログラミング 193

- 193 ■ 1.1 PIAの特徴
- 194 ■ 1.2 PIAの端子
- 198 ■ 1.3 コントロール・レジスタ
- 203 ■ 1.4 データ方向レジスタ
- 204 ■ 1.5 PIRの役割
- 205 ■ 1.6 プログラミングの方法

2 ■ ACIAのプログラミング 214

214	2.1 ACIAの素顔
216	2.2 ACIAの構成
216	2.3 コントロール・レジスタ
219	2.4 ステータス・レジスタ
220	2.5 プログラミングの方法

付録 223

224	主要I/Oデバイス
228	6809命令表
233	6809機能別命令セット表

さくいん 238

コ・ラ・ム

◎アドレス線のとりかた	19
◎絶対アドレスと相対アドレス	25
◎80系と68系の違い	37
◎システムクロック	39
◎6809ソフトウェア技法	41
◎スリー・ステート・バッファ	45
◎マシンサイクル	50
◎プルアップ抵抗	140
◎ストローブ信号	165
◎バリティ・ビット	215

Chapter One

数 の 表 現

1

本章では、マイクロコンピュータを学ぼうとする入門者がどうしても最低限理解しなければならない基本事項を学習します。とくに6809においては補数計算を多く使用しますので、じゅうぶんに理解してください。

これらの基本事項は大型計算機でも、マイクロコンピュータでも変わりありません。また80系や68系等の区別にも関係がない共通事項です。

よいプログラムを書くためには、本章のような基本的事項を理解しておくことが大切です。まず足下をしっかりと固めてからマイコン理解への旅へ出発することにしましょう。

1 コンピュータにおける数値表現

2進数, 8進数, 10進数 16進数, 2進化10進数

コンピュータの世界で使われる数の表現はどうなっているでしょうか。主に使われる数の表現には、次のような5つの記数法があります。

- ① 2進数 (Binary Number)
- ② 8進数 (Octal Number)
- ③ 10進数 (Decimal Number)
- ④ 16進数 (Hexa-decimal Number)
- ⑤ 2進化10進数 (Binary Coded Decimal Number)

マイクロコンピュータの学習においては、これらの記数法が基礎になります。以下に上記にあげた記数法を詳しく説明していきます。

1・1 10進数

10進数は、日常私たちが使っている基本的な数です。0～9までの数を表す記数法です。私たちの手の指が両方合わせて10本あることから生まれた数値表現だといわれています。

1・2 2進数

2進数はコンピュータにおいてもっとも基本的な数です。0と1の2つの数で表されます。コンピュータの内部では信号は10進数は使いません。すべて2進数に変換されて情報交換が行われています。なぜ、2進数でなければいけないのでしょうか。

それはコンピュータの内部（デジタル回路）が、信号を電圧の高低のみで出力しているからです。高い場合には“H”低い場合には“L”（High, Low）と信号を出力します。1と0のみでしか表せない2進数表現とまったく同じでは

ありませんか。

それでは電圧の高低を2進数表現にあてはめてみましょう。電圧が高い場合には“1”，低い場合には“0”に対応させます。この1と0の組み合わせで情報を作り出します。たとえばランプを8個横に並べてみます。

○○○○○○○○

そして次のようにランプを点灯して、ランプが点灯しているところを1，消灯しているところを0と規定してみますと、次のようになります。

○●○○●●○○●●

↓↓↓↓↓↓↓↓

0 1 0 1 0 1 0 1

上の図をみると、ランプの点灯状態はりっぱに1つの情報信号になっています。次にランプを4個並べた場合に表現できる情報量がどのくらいあるか見てみましょう。左から右のほうに並べていきます。点灯している場合は1，消灯している場合は0として考えます。

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1

0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1

1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1

1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

結果は、0000～1111までの16個の情報量を表示することがわかりました。2進数の表現は、一般に数列の先頭に「%」を付けて2進数であることを表します。 例 %1 0 0 1 0 0 0 1

1・3 16進数

2進数表現はもっとも簡単な信号の組み合わせで数表現したわけですが、困ったことに大きい数を扱おうとすると、非常にたくさんの2進数、つまり0と1の数を並べなくてはなりません。私たちにとっても大変扱いにくいものです。そこで私たちにとっても、コンピュータにとっても、もっとも使いやすく、効率的に数を表現するために考え出されたのが16進数の表現です。

16進数の表現は4桁の2進数に対し0～Fまで、つまり $16=2^4$ の数を表すことができます。先ほどの4桁の2進数に対し、次のように数を対応させていきます。0～9はそのまま、10はアルファベットのAに、11はBに、12はCに、

13はDに、14はEに、15はFに、それぞれあてはめます。2進数、10進数、16進数の数をまとめると表1-1のようになります。

この表を見れば、3つの記数法がどういった対応の仕方をしているかわかるでしょう。

10進数は9以上になると桁上がりしますが、16進数は桁上がりをしないうで1桁で表現されています。このように、10進数は桁上がりしない範囲で表現できる数が0～9（10個）、16進数は0～15（16個）です。これがそれぞれ10進数、16進数の呼び名の由来となっています。

表1-1 3つの記数法

10進数	2進数	16進数
0	0000	0
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
10	1010	A
11	1011	B
12	1100	C
13	1101	D
14	1110	E
15	1111	F


1・4 8進数

8進数は現在ではあまり使われていませんが、マイクロコンピュータ・チップのルーツである i 8080 の命令コードなどは8進数で記した方が便利です。とくにコンソール・パネルのデータセット用スイッチ（写真1-1）は、この記数法を使うと操作が楽にできるために相当に使われたものでした。しかし、現在では16進数の方がいろいろの面で使いやすいため、8進数の影が薄くなってしまったようです。

16進数が2進数の列を4桁ずつに区切ったのに対し、8進数は3桁ずつ区切ったものになります。当然0～7までの数が1区切りで、8以上になると桁上がりが生じます。

なお、Octal（8進数のこと）のOをとって、123Oとか123₈などと表し、他の記数法と区別しています。

写真1-1 データセット用スイッチ



1.5 2進化10進数

2進化10進数は、0～9までの任意の10進数を表すのに4桁の2進数で表現する記数法です。10以上の10進数になると桁上がりが生じるので、そのときは上位に2進数4桁を追加し、10進数を表記していきます。BCD(バイナリー・コードド・デシマル)とも呼ばれています。

BCDを使えば2進数を4桁ごとに区切って直読して、簡単に10進数表現に変換できます。00～99までの100とおりの数値を表現することができます。2進数のように255とおりの表現はできませんが、非常に手軽な記数法なのでよく使用されます。

たとえば68は、

$$\begin{array}{cc} 0 & 1 & 1 & 0 & 1 & 0 & 0 & 0 \\ \underbrace{\hspace{1cm}} & & \underbrace{\hspace{1cm}} \\ (6) & & (8) \end{array}$$

と記されます。

表1-2 5つの記数法

10進数	2進数	16進数	8進数	BCD
0	0 0 0	0	0	0
1	0 0 1	1	1	1
2	0 1 0	2	2	2
3	0 1 1	3	3	3
4	1 0 0	4	4	4
5	1 0 1	5	5	5
6	1 1 0	6	6	6
7	1 1 1	7	7	7
8	1 0 0 0	8	10	8
9	1 0 0 1	9	11	9
10	1 0 1 0	A	12	/ / / / / 桁上がり
11	1 0 1 1	B	13	
12	1 1 0 0	C	14	
13	1 1 0 1	D	15	
14	1 1 1 0	E	16	/ / / / / 桁上がり
15	1 1 1 1	F	17	
16	1 0 0 0 0	10	20	

※/は該当数のないことを意味する

ただ注意することは、BCDを使うときに、はっきりとBCD記法による数値であることを明示することです。そうでないと見たために2進数なのかBCDなのか間違える恐れがあります。

たとえば00010001という2進数があった場合、BCD記法で10進数に直すと11という数になりますが、本来の2進数計算で10進数に直しますと17という数になります。したがって一般にBCDによる場合は、はっきりBCD記法と明記することになっています。


以上、これまでの10進数、2進数、8進数、16進数、BCDの各記法による数値表現の関係は表1-2のようになります。

1.6 アドレス線の読みかた

さて、コンピュータ内部では信号線を使ってどのように2進数を処理しているのでしょうか。

信号線の数によって表現できる情報量は決まっています。たとえば信号線が4本であれば情報量は16、8本であれば256 となります。つまり4本の信号線で表される情報量は4桁で表す2進数に対応します。この部分については前述した2進数と16進数の項目を再度読み直してもらえばはっきりとするはずです。

図1-1 アドレス線とデータ線



8ビットのマイコンには、アドレス線という信号線が16本あります(図1-1)。このアドレス線の1本1本が1か0の値をとりますので、アドレス線の16本は16桁の2進数を表現することができます。ですから、次のような表現になります。

A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
}				}				}				}			
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

つまり、0～1111111111111111までの数表現できるわけです。しかし、このままでは桁数が多すぎて読み取りにくいので、これを4桁ずつに区切って、その1桁ずつを16進数表現をしてみましょう。

0 0 0 0	0 0 0 0	0 0 0 0	0 0 0 0
└────────┘	└────────┘	└────────┘	└────────┘
0	0	0	0
)			
1 1 1 1	1 1 1 1	1 1 1 1	1 1 1 1
└────────┘	└────────┘	└────────┘	└────────┘
F	F	F	F

このように16進数で表現すると、結局0000～FFFF(\$FFFFは10進数では65535)の数値が表現できます。2進数では桁数が多すぎて見やすくなかったのですが、16進数にすると桁数が少なくなり見やすくなりました。しかし16進数であるという目印がないと、10進数と区別がつかない場合があります。したがって16進数は次のような記法で明記します。

68系……………先頭に\$マークを付ける 例 \$3E00

80系……………最後にHを付ける 例 3E00H

\$1000は10進数ではないのですから“セン”と発音することは誤りです。正しくは“イチ ゼロ ゼロ ゼロ”と発音します。

column

コ・ラ・ム

アドレス線のとりかた

8ビット機のアドレス線は16本ありますが、番地付けがいくつできるでしょうか。

答は表①のとおりです。一般によくいわれる4Kとか16Kとかいう単位はアドレスのビット値の16進数読みの4倍であることがわかりますね。この表は、一般にいつている4Kとか48Kというアドレス線の番地数の呼び方がまったくの略称であり、けっして10進数に変換したときに区切りのよい値にならないことを示しています。コンピュータでは10進数を正確な値ではなく、略称で呼ぶ方が一般的です。そのほうが人間にとって直観的に理解しやすいのです。

10進数表現ではコンピュータ内部のビットの並びと一致していないので、感覚的にデータ・バス等の変化がピンとこないのに対して、16進数であるとビット値の様子がすぐに頭に浮かびます。このようにコンピュータのハードを学習するにはビットの状況がすぐ想定できる16進数による表現が便利です。

16進表示	10進表示	情報量	略称
0000	0	1	
03FF	1023	1024	1K
07FF	2047	2048	2K
0BFF	3071	3072	3K
0FFF	4095	4096	4K
1FFF	8191	8192	8K
2FFF	12287	12288	12K
3FFF	16383	16384	16K
4FFF	20479	20480	20K
5FFF	24575	24576	24K
6FFF	28671	28672	28K
7FFF	32767	32768	32K
8FFF	36863	36864	36K
9FFF	40959	40960	40K
AFFF	45055	45056	44K
BFFF	49151	49152	48K
CFFF	53247	53248	52K
DFFF	57343	57344	56K
EFFF	61439	61440	60K
FFFF	65535	65536	64K

表①

1.7 データ線の読みかた

前項ではアドレス線の読みかたについて考えました。では、データ線上の信号はどのようにして読むことができるのでしょうか。

8ビット機ではデータ線は8本ですので、次のような範囲で数値表現ができます。

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
0	0	0	0	0	0	0	0
}							
1	1	1	1	1	1	1	1

これを4桁ずつ区切ります。

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
①				②			

そしてこの①、②のそれぞれを16進数で読むとどうなるのでしょうか。例として次のような数値の表現の場合を考えます。

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	1	1	0	0	1	1
B				3			

← 16進数による読み方

ゆえに、16進数による数値表現では\$ B 3であるといえます。以上のようにしてデータ線上の信号を読むことができます。

1.8 数の構成

ここで、2進数の数の表し方についてまとめてみましょう。

★ビット (bit)

コンピュータで処理されるデータの最小単位です。2進数1桁を表します。

“0 ~ 1”

★ニブル (nibble)

1ビットが4個集まったデータをいいます。2進数4桁を表します。

“0000 ~ 1111”

★バイト (byte)

1 ビットが 8 個集まったデータをいいます。2 進数 8 桁で表します。


“00000000～11111111”

★ワード (word)

バイトが何個か集まったデータをいいます。8 ビット機では 2 進数 16 桁で表します。

“0000000000000000～1111111111111111”

この 4 つの用語の関係を図に示すと次のようになります。



1 と 0 だけの組み合わせでは判別しにくい 2 進数も何桁かまとめて 16 進数で表現すると非常にすっきりするので、積極的に上図の名称が使われています。前節で述べた B C D 記数法は事務計算用のコンパイラでとくに用いられます。4 ビットで 1 桁の 10 進数を表せるので 10 進数の 1 桁をニブルと呼び、この分野ではこの用語が多用されます。

またバイトは 16 進数 2 桁で表すことができます。8 ビット機のデータ線は 8 本です。したがってデータの処理は 8 ビットを基本単位として行われ、この用語が使われます。マイクロコンピュータにおいて“LDA # \$20”という場合は 2 進数で“1000 0110 0010 0000”となりますが、これでは 4 桁に区切ってもどれくらいの数値が表現されているかは即座に判断できません。“\$86 \$20”と 16 進数で表現すればわかりやすくなります。

これらの用語は、2 進数を少しでも見やすいように工夫した結果、いろいろな名称になっているわけです。

2

2進数による数値表現

符号なし2進数と符号付き2進数

前節までの説明で2進数と16進数の関係が理解できたことでしょう。これまで例としてあげてきたのは簡単な2進数ばかりでしたが、ここではもう少し突っ込んで、2進数における負の計算方法について考えてみます。

2・1 数値表現における桁の重み

まず、2進数や16進数を、10進数に変換する方法について考えてみましょう。どのような記数法による数値でも各桁ごとに値を持っています。これを「数値の重み」といいます。

各桁ごとの重みを2進数と16進数の場合について考えると、次のようになります。

		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
● 2進数	%	2 ¹⁵	2 ¹⁴	2 ¹³	2 ¹²	2 ¹¹	2 ¹⁰	2 ⁹	2 ⁸	2 ⁷	2 ⁶	2 ⁵	2 ⁴	2 ³	2 ²	2 ¹	2 ⁰

		3	2	1	0
● 16進数	\$	16 ³	16 ²	16 ¹	16 ⁰

各記数法で示されている数値は、この桁ごとの数値の重みに対する倍数を示しています。

たとえば8ビットの2進数01000100の場合は、

$$2^6 \times 1 + 2^2 \times 1 = 64 + 4 = 68 \quad \text{となります。}$$

同様に、16進数\$0123の場合は、

$$16^2 \times 1 + 16^1 \times 2 + 16^0 \times 3 = 291 \quad \text{となります。}$$

8ビット機では2進数は16桁、16進数は4桁の計算ができればじゅうぶんです。したがって先ほどの数値の重みをわかりやすい数に直すと、図1-2 のようになります。

図1-2 2進数と16進数の桁の重み

$$\begin{aligned}
 2^0 &= 1 \\
 2^1 &= 2 \\
 2^2 &= 4 \\
 2^3 &= 8 \\
 2^4 &= 16 \\
 2^5 &= 32 \\
 2^6 &= 64 \\
 2^7 &= 128
 \end{aligned}$$

$$\begin{aligned}
 2^8 &= 256 \\
 2^9 &= 512 \\
 2^{10} &= 1,024 \\
 2^{11} &= 2,048 \\
 2^{12} &= 4,096 \\
 2^{13} &= 8,192 \\
 2^{14} &= 16,384 \\
 2^{15} &= 32,768
 \end{aligned}$$

$$16^0 = 1$$

$$16^1 = 16$$

$$16^2 = 256$$

$$16^3 = 4,096$$

2・2 2進数の10進数変換

2進数を10進数に変換する方法は、前項での「重み」を用いることによって、簡単に求められることが理解できました。それでは練習として、次の2進数を10進数に変換してみましょう。

% 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0

重みづけをすると、 $2^{14} \times 1 + 2^{11} \times 1 + 2^8 \times 1 + 2^7 \times 1 + 2^5 \times 1 + 2^4 \times 1 + 2^2 \times 1 + 2 \times 1 = 16384 + 2048 + 256 + 128 + 32 + 16 + 4 + 2 = 18870$ となります。

もう1つの方法は一度16進数に変換してから、16進数の重みを用いて10進数に変換する手法です。

この手法を使って変換してみましょう。

% 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0

└───┘ └───┘ └───┘ └───┘

4 9 B 6

↓

\$ 49B 6

重みをつけて $16^3 \times 4 + 16^2 \times 9 + 16^1 \times 11 + 16^0 \times 6$
 $= 4096 \times 4 + 256 \times 9 + 16 \times 11 + 6$
 $= 16384 + 2304 + 176 + 6 = 18870$

と求めることができます。

表1-3 2の補数(8ビットの場合)

10進数		±1	±2	±126	±127	−128
2の 補数	正	00000001	00000010	01111110	01111111	
	負	11111111	11111110	10000010	10000001	10000000

2.3 負の数と補数

マイナスの数はどのようにして表せばいいのでしょうか。コンピュータのハードの基本となる構成では、減算機はありません。すべて加算機で処理します。そこで加算によって減算を行う方法では**補数(Complement)**という概念を活用します。

補数は簡単に説明すれば、基数(10進数なら10、2進数なら2)から1を引いた値(2進数では $2 - 1 = 1$)から各桁を引き、最後の桁に1を加えたものです。

例をあげれば、 $5 - 3 \rightarrow 5 + (3 \text{の補数})$ のように処理します。この形式による処理によって減算が可能となります。したがって3の補数をハードで作るようにしておけば減算は加算で可能となり、乗算は加算の繰り返し、除算は減算の繰り返しとなり、すべて加算の処理で四則演算ができます。

補数は別名コンプリメント・ナンバー(Complement Number)といわれています。この補数には1の補数と2の補数がありますが、コンピュータの2進数の計算で使うのは、**2の補数(2's Complement Binary Number)**による場合が多いようです。8ビットの場合の2の補数を表1-3に示します。

正負の符号は最上位ビットが**0**のときは**正の数**

1のときは**負の数**を表します。

ですから正の数は0～127まで、負の数は−128まで表現できます。

2.4 補数の重要性

なぜ、補数についてくどいほどまで説明するのでしょうか。80系CPUの本ですと、このあたりは簡単に説明されているはずなのと思う人も多いでしょう。ところが、68系のCPU(ミニコン系)では、実は補数が大変重要な役割をしています。

column

コ・ラ・ム

絶対アドレスと相対アドレス

絶対アドレスとは、プログラムのアドレス部に入っている値をそのままメモリの番地にするアドレス指定です。

相対アドレスとは、命令語の入っているアドレス値と目的とするデータの入っているアドレスとの差をオペランドとするアドレス指定です。

相対アドレスは絶対アドレスと比べて、次のような利点があります。

プログラムの位置移動などの変更が簡単です。また複数のプログラムを1本にまとめることが容易にできます。

68系特有の相対アドレス (Relative Addressing) の計算においては、ぜひとも補数によるアドレス計算が必要なのです。絶対アドレス (Absolute Addressing) が主になっている80系では、補数をアドレス計算に使う機会は少なく、ほとんど数値計算に使うのが大部分です。この点が68系と80系とのちょっとした違いなのです。

68系の相対アドレスにおける補数計算は2章で詳しく説明します。

2・5 補数による計算



では、実際に2の補数を使って計算してみましょう。図1-3に例を示します。

この例では、35-68を計算したわけですが、どこを見ても引算を実行しているところはありません。このように補数を使うと、加算だけで減算を行うことができます。2の補数を作るアルゴリズムは次のようになります。

『データのLSB (一番右側の最下位) からMSB側 (一番左の最上位) へと数値を見ていき、最初の1が出てくるまではそのまま、1が出てきたらその1はそのままだにして、次のビット値から1と0を反転していく』

このように簡単なアルゴリズムですから、論理回路を使えば簡単にICで回路化できます。マイクロコンピュータの基本構成の中には、この方法がハード

図1-3 2の補数による計算例



として組み込まれています。

ちなみに6809における補数に関する命令は、**COM COMA COMB** の3つがあります。COMは“COMplement”の略です。

2・6 符号なし2進数と符号付き2進数

2進数には2つのタイプがあります。単なる2進数と2の補数という2つのタイプの数値です。ここでは、この2つをまとめてみましょう。

6809においては数値データを

(a) 符号なし2進数

(b) 符号付き2進数

の2つのタイプで表現します。

数値表現の方法は図1-4のようになります。(a)は単なる2進数です。8ビット全部を使って数値を表現しますので、0から255までの数値を表現できます。(b)は2の補数を使った2進数です。符号を考慮した2進数という意味です。一番上位のビット(MSB)を数値の符号に使用して表現します。+127~-128までの数値が表現できます。

この考え方は大変重要です。とくに浮動小数点演算を勉強したい人はよく理解しておく必要があります。

図1-4 6809における数値データ

(a) 符号なし2進数

b_7	b_6	b_5	b_4	b_3	b_2	b_1	b_0		10進数
2^7	2^6	2^5	2^4	2^3	2^2	2^1	2^0		
0	0	0	0	0	0	0	0	-----	0
1	1	1	1	1	1	1	1	-----	255

(b) 符号付き2進数

	b_7	b_6	b_5	b_4	b_3	b_2	b_1	b_0		10進数
	S	2^6	2^5	2^4	2^3	2^2	2^1	2^0		
サイン・ビット	0	0	0	0	0	0	0	0	-----	0
{ 0: 正の数	0	1	1	1	1	1	1	1	-----	+127
{ 1: 負の数	1	0	0	0	0	0	0	0	-----	-128
	1	1	1	1	1	1	1	1	-----	-1

練・習・問・題

■問 1

8ビット機のビット値ですが、16進数で表すとどのようになりますか。

- 1) 1001 0110 0001 0110
- 2) 0011 0110 1100 1001
- 3) 0101 0101 1010 1101

<答>

1)9616H 2)36C9H 3)55ADH

(それぞれ\$9616、\$36C9、\$55ADの表現にもできます)

■問 2

10進数の次の数を2進数に変換しなさい。

- 1) 54 2) 33 3) 126 4) 232

<答>

1)54=32+16+4+2より 0011 0110

2)33=32+1より 0010 0001

3)126=64+32+16+8+4+2より 0111 1110

4)232=128+64+32+8より 1110 1000

■問 3

次の数の2の補数を示しなさい。

- 1) 42 2) 28 3) 127 4) 108

<答>

1)42=32+8+2より 1101 0110

0010 1010 → 2AH (\$2A)

2)28=16+8+4より 0001 1100

1110 0100 → E4H (\$EA)

3)127=64+32+16+8+4+2+1より 0111 1111

1000 0001 → 81H (\$81)

4)108=64+32+8+4より 0110 1100

1001 0100 → 94H (\$94)

■問 4

64-76=-12の演算を補数を用い、加算だけで行う過程を示しなさい。

<答>

わからない人は図1-2を再度見直して、改めて計算し直してみてください。

Chapter Two

マイコンの構成

2

マイクロコンピュータはどのような構成になっていて、どんな命令で動かすかなど、多くの疑問が出てきていると思います。

本章では、MC6809というマイコンチップがどのような性質を持ち、どんな信号で動き、どのような命令で動かすかという点について、ハードとソフトの両面から説明していきます。

初心者が最初にとまどうのが用語の理解でしょう。本章あたりからいろいろの用語が出てきます。用語は機械的に理解せず、その働きや機能面の理解と結びつけて進んでいくと、マスターする速度は早まります。そのため本章では用語に関する解説をできるだけ設けるようにしました。

1

マイコンの基本構成

マイクロプロセッサ、メモリ、I/Oポート

マイクロコンピュータの基本構成は図2-1 のようになります。マイクロコンピュータは大別すると、次の3つの部分に分かれます。


①マイクロプロセッサ (MPUまたはCPU)

②メモリ

③I/O ポート (入出力ポート)

この3つの部分の基本的な役割は次のようになります。

図2-1 マイクロコンピュータの基本構成



* マイクロプロセッサ (Micro Processing Unit)

人間でいえば頭脳にあたるのが、マイクロプロセッサです。命令を解釈したり、演算をしたり、いろいろな判断をしてコンピュータ全体の動作の流れを制御し、回路形成の中心的な役割をします。なお6809の発売元であるモトローラでは、マイクロプロセッサのことをMPUと称しています。本書でも、一般的に多く呼ばれているCPU (Central Processing Unit) の呼称を用いず、MPUと呼ぶことにします。

* メモリ (Memory)

マイコンはハードウェアだけでなく、ソフトウェアがあって初めて動きます。メモリは、このソフトウェア (プログラム=動作するのに必要なデータ) を記憶しておくところです。また、メモリには大きく分けてRAM (読み出しも書き込みもできる) とROM (読み出ししかできない) の2種類があり、用途によって使い分けられます。

* I/O ポート (Input/Output port)

MPUとメモリの構成だけでも動作しますが、マイコンの大きな目的である制御はできません。周辺の機器や回路との間でデータの授受を行う入出力用の出入口を設ける必要があります。この入出力用の出入口がI/O ポートです。MPUと周辺の機器や回路との中継基地といえます。

これらの主要部分は、バスといわれる信号通路で結ばれています。アドレス・バス上の情報をもとにして、互いにデータ・バス上で、コントロール・バスの制御によって情報を交換しています。

またバスの種類によって、信号通路の流れはさまざまです。アドレス・バスはMPUから周辺に向かってのみ流れる単方向です。データ・バスはMPUからデータを出力する場合と、メモリなどの出力を受けて入力する場合の2つの流れで、双方向になっています。コントロール・バスはMPUからの指令を送る出力線と、MPUへの要求を受け付ける入力線の2つがありますが、個々にみれば単方向です。

これらの主要部分はアドレス・バス上の番地情報をもとにして、互いにデータバス上で情報を交換しています。

2 8ビットマシンの定義と位置づけ

8ビットマシンVS16ビットマシン

一般的にいわれている8ビットマシン、16ビットマシンという呼び方はどこからきているのでしょうか。もう一度図2-1を見てください。アドレス・バスの本数が16本、データ・バスの本数が8本になっています。原則として、このデータ・バスの本数によって何ビットマシンと呼んでいるわけです。

6809ではデータ・バスは8ビット、アドレス・バスが16ビットの容量で構成されています。では16ビットマシンと比べてはどうでしょうか。

16ビットマシンが扱える情報量は確かに飛躍的に増大しますが、必要とされる配線量もそれだけ増えます。さらにMPUのアーキテクチャも複雑化し、とても8ビットマシンの概念ではとらえきれないものがあります。

一方、8ビットマシンがいろいろな面で非常に多く活用されているのも事実です。制御面ではロボットに8ビットCPUのZ-80が、同じように自動車にも8ビットMPUの6803が使われています。

こういった事実から、8ビットマシンといえども16ビットマシンに負けない性能を備えているといえるでしょう。むしろ、コストパフォーマンス上から考えれば、制御用では8ビットマシンが最良といえるのではないのでしょうか。

高度な数値計算を高速で実行させようとするれば、確かに16ビットマシン、32ビットマシンが必要とされるのは事実ですが、それほど高速さが要求されない制御面では今後も8ビットマシンの需要が続くことでしょう。その証拠に、最近（昭和60～61年）MPUチップメーカーでは8ビット用MPUの μ PD78312や1Mバイトの大容量メモリを扱えるHD64180R1P4、Z-80のアドレスを1MBまで拡張できるMMU、ZEN1011P等、次々に興味ある製品が生み出されています。8ビットマシンで制御の基本を学び、徐々に16ビットマシンへと移行するのがもっとも無理のない学習の姿といえます。

3

6809MPU


68系MPUと80系CPU

MC 6809MPU（他社ではCPUとっている）は、アメリカのモトローラ社が生産し発売したもので、8ビットMPUとしてはもっとも高性能であるといわれています。マイクロコンピュータの発展の経緯と6809の位置づけは図2-2(a)(b) のようになります。

セカンドソースによる生産も盛んで日本では富士通、日立がセカンドソース品を供給しています。これらのチップを組み込んだ機械は私たちの目に触れないところで数多く使われています。

高速ラインプリンタの制御部やCRTディスプレイのコントローラに、ある

図2-2 マイクロコンピュータの発展の経緯と6809の位置づけ




いは自動車のコンピュータ制御やカーエレクトロニクスの集中管理など、多くの分野で使用されています。

パーソナルコンピュータの分野で考えるとどうしても80系CPUに圧倒されているのは事実ですが、前述したように、産業界の生産分野の開発段階では68系MPUの導入状況は80系CPUを圧倒している場合が数多く見られます。一般の人は水面上の現象だけを見て68系MPUを過小評価しているようですが、むしろ水面下では68系MPU対80系CPU同士の激しい戦いが続いているのです。

3・1 6800と6809

よく対比されることは6800と6809の関係です。モトローラ社が最初に世に出したMC 6800は、インテル社のi8080とよく比較されるMPUです。MC 6809は、この6800と上位互換性を持たせた高性能MPUとして発表されました。

しかし6800のソフトは6809では走りますが、6809のソフトは6800では走らない場合があるのも事実です。また6800と6809ではピンはもちろん互換性はありませんし、バスのコントロール法も異なりますので、そのままMPUを差し



換えることもできません。

ただ68系の周辺 I C (ファミリー) へのアクセス法は同じ方法をとっていますので、68系の周辺ファミリーはすべて使用できます。また、MPU自体の改良も進んできたので、さらに融通性のある使用法が可能になっています。

3・2 6809と6809E

6809にはもう1つのバリエーション・バージョンがありますが、これは6809 Eと呼ばれています。6809EのEは、External (外部の) のEをとったものです。

6809は内部に発振回路を持っており、外部に水晶振動子を接続するだけで、システム用のクロックEとQを作り出すことができます。

6809Eは、EとQの基本クロックを外部の発振器から供給する構造になっています。複数のMPUを駆動する形態のシステム (マルチジョブや通信方面) に効果を発揮します。

本書の製作システムでは発振器を外部に持つ6809Eではなく、内部に持つ6809を使用します。

3・3 6809の実行スピード

6809は実行スピードによっても、システムクロックによってそれぞれバージョンがあります。バージョンは次のようになります。

- | | | |
|--------|----------|---------|
| ・6809 | システムクロック | 1 MHz |
| ・68A09 | システムクロック | 1.5 MHz |
| ・68B09 | システムクロック | 2.0 MHz |

高速で動かすことができればいいことはありませんが、それには速いメモリ速い周辺LSIが必要となり、金銭的な負担が増えるだけです。したがって、MPUの実行スピードを選ぶときには、無理をせず自分の構成しようとするシステムにあったバージョンを採用するようにします。

column

コ・ラ・ム


80系と68系の違い

マイクロコンピュータの世界におけるの二大勢力はMC6809に代表される68系とZ-80やi8080に代表される80系であることはだれもが認めるところです。マイクロコンピュータを学ぼうとする人はこの両者の特徴をよく把握しておくことが大切です。主な相違点は次のようになります。


①バスの制御構造が違う

もっとも大きな違いがこの点です。68系はシステム全体がクロックに同期して動作します。しかし、一方の80系はクロックではなくメモリに対する読み書き信号の \overline{RD} 、 \overline{WR} のタイミングにより、システム全体が動作します。この関係を図①に示します。そこで68系は同期バス、80系は非同期バスと呼ばれます。

(a) 68系の場合のタイミング



(b) 80系の場合のタイミング



{ Fetch: 命令を取り出し解読する期間
EXEC: 解読した命令を実行する期間

column

コ・ラ・ム

80系と68系の違い

図①からわかるとおり、68系においてはマシンサイクルはシステムクロックの1周期内できちんと終了しますが、80系はクロックに同期していないのでマシンサイクルWの長さは一般に定まっていません。68系はシステム全体が1つのクロックに同期させられています。したがって、回路設計では68系のほうがタイミング設計が楽にできます。

②マシン語のアドレス値の表し方では上位バイトと下位バイトの位置が逆

たとえば\$1234番地内のデータをアキュムレータAに格納する命令は、68系では“LDA \$1234”となります。マシン語でも素直に“\$B6 \$12 \$34”と変換されます(図②(a))。

しかし80系の場合は“\$3E \$34 \$12”と変換されます。アドレスの配置が68系と逆になっています(図②(b))。68系と80系の機械語の基本形は図③のようになります。

図② メモリ内におけるマシン語の格納状況


アドレス	マシン語
1 0 0 0	B 6
1 0 0 1	1 2
1 0 0 2	3 4
1 0 0 3	⋮
⋮	⋮

(a)


アドレス	マシン語
1 0 0 0	3 E
1 0 0 1	3 4
1 0 0 2	1 2
1 0 0 3	⋮
⋮	⋮

(b)

図③ 68系と80系の命令の基本形態



68系



80系

column

コ・ラ・ム

80系と68系の違い

③68系にはI/Oボードが存在しない

80系CPUにはメモリ域が64Kバイトのほかに、I/Oと呼ばれる256個の入出力制御専用のデータの出入口がありますが、68系には存在しません。その代わりにメモリ域がデータ入出力用出入口として開放されています。しかし、その分だけメモリ容量は80系よりも減少します。

④68系はメモリ中心主義であり、80系はレジスタ中心主義

68系は豊富なアドレッシングモードを使い、メモリを中心としてデータのやりとりを行います。80系は豊富なレジスタを使い、作業エリアにレジスタを多用したプログラムを得意とします。極端なことをいえば80系はメモリがなくてもプログラムを実行できる場合もあります。

⑤68系は相対アドレス記述中心であり、80系は絶対アドレス記述中心である

この点は68系と80系の大きな相違点です。68系のプログラムは何番地のアドレスに置いても走らせることができるリロケートブルなプログラムを容易に作成できますが、80系で同じようなプログラムを作ろうとすると大変な工夫が必要です。

以上、このほかにも68系と80系の相違点がありますが、何といたっても大きな違いは8080のほうが6800よりも早く世の中にでてきたということでしょう。わずか1年くらいの差なのですが、この差が現在の使用数の違いの大きな原因となっているのです。

column

コ・ラ・ム

システムクロック

マイコンはたくさんデバイスが連動して動いています。これらのデバイスが各自勝手なタイミングで仕事をしてしまったのでは、マイコン全体はとんでもない動きをしてしまいます。そこで回路全体が何らかの基準信号に合わせて動いていけば全体として統制がとれます。このようなシステム全体がタイミングをあわせるために出す一定間隔の基準信号をシステムクロックといいます。6809ではEとQの2つの信号が出されています。

4

6809の性能

ポジション・インデペンデント リエントラント,リカーシブ

究極の8ビットといわれる6809MPUは、どういう性能を秘めているのでしょうか。データブックに記載されている6809MPUの性能は次のようになります。

- ・MC 6800との上位互換性を持つ。ファミリICに対しても同様
- ・クロックジェネレータを内蔵
- ・16ビット演算に対する命令を豊富に持った擬似16ビットマシンである
- ・強力な割り込み機能を持つ。割り込みの種類は7レベルある
- ・スタックはシステム・レベルとユーザ・レベルとに分かれていて、お互いに干渉しないプログラムを書くことができる
- ・ポジション・インデペンデント、リエントラント、リカーシブのような高機能のプログラムを書く能力を持つ
- ・命令は豊富であり（バリエーションは1400以上にもなる）、命令体系がすっきりしている
- ・+5V単一電源、TTLレベルの入出力になっていて非常に使いやすい
- ・内部にクロックジェネレータを装備しているので、安定したクロックを供給できる

*6809とハンドアセンブル

6809の前身である6800が、米国DEC社のミニコン「PDP-11」の設計思想をモデルとして開発されたために、6809もミニコンの命令体系をそのまま受け継いでいます。したがって命令は非常にすっきりしていてわかりやすく、また処理スピードも80系を上回るスピードです。またアドレス方式は非常に豊富で、このアドレッシングモードとレジスタとの組み合わせによって、命令の数も1464種類にのびます。しかし、このような数多くの命令を効率的に使える

column

コ・ラ・ム

6809ソフトウェア技法

■ポジション・インデペンデント (Position Independent)

ある番地からロードされ実行していたプログラムを、なんの変更もしないで別の番地へロードしても実行できる機能です。逆の見方をすれば、システムのアドレス空間が、そのプログラムに拘束されないといえ、番地に対して自由であることから番地自由ともいわれます。このプログラムを容易に作成できることが68系MPUの最大の特徴です。

■リエントラント (Reentrant)

割り込み処理実行中にAというルーチンを実行しているときは別の割り込みが働き、また再びAというルーチンが呼ばれたときには何の支障もなくそのルーチンが働く機能です。このプログラムはリエントラント・プログラムと呼ばれています。複雑にからみあった割り込み処理が必要とされる現代のマイクロプロセッサ応用技術面には必須条件といえます。

■リカーシブ・コール (Recursive Call)

再帰呼び出し機能です。リエントラントなプログラムの飛躍した使い方で、自分が自分自身を呼んで処理を続けられることをいいます。リエントラント機能を持てば必然的にこのリカーシブ・コールも可能となります。数式評価における“(((~)))”のような形態の処理には大きな力となります。

ようになるまでが大変です。MC6809はすっかりしていて確かにわかりやすいのですが、完全にマスターするまでが大変なMPUなのです。

80系CPUでは、命令表を片手にハンドアSEMBルできたものが(私も以前は6800と8080の命令を暗記していた)、6809では事実上ハンドアSEMBルが不可能です。6809でハンドアSEMBルしようとすれば、命令表とメモ用紙を用意し、常にアドレス、ポストバイト、レジスタ指定、オフセット値等を計算しながら進行しなければなりません。

ただ、6800に相当する命令はハンドアSEMBルができますので、最初に基本部分をハンドアSEMBルして、6800マシンとして立ち上げることは可能です。いずれにしても、最終的にアSEMBラを採用しなければ、MC6809の機能をじゅうぶんに発揮させることは難しいでしょう。


5

6809の内部構成 各ピンと内部レジスタ

5.1 内部構成の概要

6809の内部構成は図2-3 のとおりです。

図2-3 MC6809の内部構成



*ピン構成

図2-4 は6809のピン接続ですが、6809のピン構成はZ-80と同じ40ピンタイプのLSIです。ピン形態は6800と似ていますが、内部構成は大きく異なり、6800との差し換えは不可能ですので注意してください。

6809は前述したように、6809と6809Eの2つがあります。6809は内部クロックにより駆動され、6809Eは外部クロックにより駆動されます。6809Eはマルチジョブや通信面への使用には適していますが、一般の使用ではむしろ6809が使いやすいといえます。

そこで今回の製作ではMPUは6809を使用しています。

*絶対最大定格と推奨動作条件

ピンに加える電圧の絶対最大定格は表2-1のとおりです。絶対最大定格はMPUの破壊耐力を示し、平常の使用時には表2-2に示す推奨動作条件の範囲内で使います。推奨動作条件の範囲外で電圧を加えて動作させたときは正常に動作しない場合があります。

*電気的特長

一般に各ピンはTTLコンパチブルとなっているので、直接に標準TTL、LS-TTL等と接続できます。表2-3の電気的特長は推奨動作条件をさらに

図2-4 MC6809のピン接続




表2-1 絶対最大定格

項 目	記 号	定 格 値	単 位
電 源 電 圧	V _{CC} *	-0.3~+7.0	V
入 力 電 圧	V _{IN} *	-0.3~+7.0	V
動 作 温 度	T _{opr}	-20~+75	℃
保 存 温 度	T _{stg}	-55~+150	℃

*V_{SS}=0Vを基準とした値

〔注〕 絶対最大定格を越えてLSIを使用した場合、LSIの永久破壊となることがあります。また、通常動作では推奨動作条件で使用する事が望ましく、この条件を越えるとLSIの信頼性に悪影響を及ぼすことがあります。

第2章□マイコンの構成

表2-2 推奨動作条件

項 目	記 号	min	typ	max	単 位
電 源 電 圧	Vcc*	4.75	5.0	5.25	V
入 力 電 圧	VIL*	-0.3	—	0.8	V
	VIH*	Logic (Ta=0~74℃)	2.0	Vcc	
		Logic (Ta=-20~0℃)	2.2	Vcc	V
		RES	4.0	Vcc	
動 作 温 度	Topr	-20	25	75	*℃

* Vss=0Vを基準とした値

詳しく説明したものです。

* 内部レジスタ

内部レジスタは、5本の16ビットのレジスタ (PC, X, Y, S, U), 4本の8ビットのレジスタ (AccA, AccB, CC, DP)で構成されています。なお、アキュムレータAとアキュムレータBを連結して、16ビット長のアキュムレータDとしても使用できます。

表2-3 電気的特性

●DC特性 (Vcc=5V±5%, Vss=0V, Ta=-20~+75℃)

項 目		記号	測 定 条 件	HD6809			HD68A09			HD68B09			単位
				min	typ*	max	min	typ*	max	min	typ*	max	
入力“High”レベル電圧	RES以外の入力	VIH	Ta=0~+75℃	2.0	—	Vcc	2.0	—	Vcc	2.0	—	Vcc	V
			Ta=-20~0℃	2.2	—	Vcc	2.2	—	Vcc	2.2	—	Vcc	
	RES			4.0	—	Vcc	4.0	—	Vcc	4.0	—	Vcc	
入力“L”レベル電圧		VIL		-0.3	—	0.8	-0.3	—	0.8	-0.3	—	0.8	V
入力リーク電流	EXTAL, XTAL 以外の入力	Iin	Vin=0~5.25V Vcc=max	-2.5	—	2.5	-2.5	—	2.5	-2.5	—	2.5	μA
3ステート (OFF状態) 入力電流	D0~D7	ITSI	Vin=0.4~2.4V	-10	—	10	-10	—	10	-10	—	10	μA
	A0~A15, R/W		Vcc=max	-100	—	100	-100	—	100	-100	—	100	
出力“H”レベル電圧	D0~D7	VOH	ILOAD=-205μA Vcc=min	2.4	—	—	2.4	—	—	2.4	—	—	V
	A0~A15 R/W, Q, E		ILOAD=-145μA Vcc=min	2.4	—	—	2.4	—	—	2.4	—	—	
	BA, BS		ILOAD=-100μA Vcc=min	2.4	—	—	2.4	—	—	2.4	—	—	
出力“L”レベル電圧		VOL	ILOAD=2mA	—	—	0.5	—	—	0.5	—	—	0.5	V
消 費 電 力		PD		—	—	1.0	—	—	1.0	—	—	1.0	W
入 力 容 量	D0~D7	Cin	Vin=0V	—	10	15	—	10	15	—	10	15	pF
	D0~D7 以外の 入力		Ta=25℃ f=1MHz	—	7	10	—	7	10	—	7	10	
出 力 容 量	A0~A15, R/W, BA, BS	Cout		—	—	12	—	—	12	—	—	12	pF

* Ta=25℃, Vcc=5V


column
コラム

スリー・ステート・バッファ


デジタル回路においては一般に“H”、“L”で電圧の状態を表します。しかし、この2つの状態だけではできない状態がもう一つあります。簡単にいえば、何も接続されていない状態に近い場合です。接続されていないのですから、抵抗が非常に大きい、すなわちハイインピーダンスの状態といえます。

図(a)はこの3つの状態です。この3つの状態を切り換えるのが、コントロール線Cの役割です。図(b)で、Yの状態がZになっているところがハイインピーダンスの状態といい、AとYの間は断線状態になっていると考えればよいでしょう。図(c)はスリー・ステート・バッファの種類です。

(a) 出力レベルの考え方




(b) スリー・ステート・バッファの一例



真理値表

A	C	Y	バッファの状態
L	L	L	平常
H	L	H	平常
X	H	Z	ハイインピーダンス

(c) いろいろのスリー・ステート・バッファ



5.2 各ピンの機能

では、各々のピンを説明していきましょう。MC 6809信号の入出力方向について、ピン名称は図2-5 のようになります。

●アドレス・バス ($A_0 \sim A_{15}$)

アドレス・バスの各線はアドレスの値を出力します。これらの線は、1章で説明したように、 A_0 から順に、 2^0 , 2^1 , 2^2 , …… 2^{15} と名前が付けられています。

アドレス・バスでは負荷はLS-TTLが4個と90PFまで駆動できます。またスリー・ステート出力になっていて“0”，“1”の2つのレベルと、ハイインピーダンスといった何も接続されていない状態の3つの形態をとります。

●データ・バス ($D_0 \sim D_7$)

データ・バスは、MPUと周辺チップとの間でデータを入力したり出力したりする通路の役目をします。このバスもアドレス・バスと同じように、トライステート出力になっています。また、負荷はLS-TTL 4個と130PFまで駆動できます。

図2-5 MC6809のピンの信号の方向





図2-6 R/Wと入出力の関係



●リード／ライト (R/\overline{W})

この信号は、データ・バス上のデータの移動する方向を決める信号です。READ (他のデバイスからMPUへの流れ) のときは“1”，WRITE (MPUから他のデバイスへの流れ) のときは“0”が出力されます。 R/\overline{W} のレベルと入出力の関係は図2-6 のようになります。


R/\overline{W} の向きは、すべてMPUを中心にして見た場合を基準にしています。周辺LSIにも R/\overline{W} のピンがありますが、周辺LSIのプログラムを考えると、 R/\overline{W} はあくまでMPUを主体にして考えます。

●E

E信号は6800のシステムクロック $\phi 2$ に相当します。

6809システムは、このE信号に全体のチップ・コントロールが同期して(同期バスという)行われていますので、非常に重要です。MPUへのデータはE信号の立ち下がり、MPUに取り込まれます(図2-7)。

図2-7 E、Q信号とバスの関係



● Q

Q信号はE信号より1/4 クロック位相が進んだタイミング用の信号です。このEとQのOR状態の期間はアドレス・バスが確定しています(図2-7)。

● インタラプト・リクエスト ($\overline{\text{IRQ}}$)

6809には $\overline{\text{NMI}}$ 、 $\overline{\text{FIRQ}}$ 、 $\overline{\text{IRQ}}$ の3つの外部割り込み端子がありますが、これらのピンを“L”にすると $\overline{\text{IRQ}}$ レベルの割り込みルーチンに飛ぶことができます。これら3つの割り込み端子は、Eクロックに同期してセットする必要はありません。MPUは自分でEクロックに同期して取り込みます。

$\overline{\text{IRQ}}$ 割り込みではスタックを除く全レジスタが自動的にスタックに退避します。

● ファースト・インタラプト・リクエスト ($\overline{\text{FIRQ}}$)

やはり割り込み要求用の端子です。この割り込みは $\overline{\text{IRQ}}$ よりも優先度が高く、またスタックにはコンデション・コード(CC)とプログラム・カウンタ(PC)の内容だけしか退避しないので処理が高速です。

● ノンマスカブル・インタラプト・リクエスト ($\overline{\text{NMI}}$)

この割り込み要求は名前のとおり、「ソフト」によってマスクできない割り込み処理をします。割り込みの中でもっとも優先度が高い処理をします。 $\overline{\text{NMI}}$ の“L”レベルのパルス幅は少なくとも、E信号の1サイクル以上が必要です。

● ダイレクト・メモリ・アクセス/バス・リクエスト ($\overline{\text{DMA/BREQ}}$)

この信号入力はMPUのバスを外部に開放させます。端子が“L”レベルになるとそのサイクルの終わりを示し、命令は実行を中断させて、バスがMPU側から切り離されます。

● バス・アベイラブル、バス・ステータス (BA, BS)

この2つの信号により、MPUの状態を表します。BAはアドレス・バス、データ・バス、 $\text{R}/\overline{\text{W}}$ 信号がハイインピーダンス状態になっていることを表します。

BSはBAと組み合わせてMPUの状態を表します(表2-4)。

● ホールト ($\overline{\text{HALT}}$)

MPUの動作を停止させます。こ

表2-4 BA, BSによるMPU状態

BA	BS	MPUの状態
0	0	通常動作
0	1	インタラプト・アクノレッジ
1	0	SYNCアクノレッジ
1	1	ホールト状態


のピンを“L”レベルにすると、MPUは現在実行中の命令を終了してすぐに停止します。この間アドレス・バス、データ・バス、 R/\overline{W} はハイインピーダンスになります。すなわち表2-4のように $BA=BS=1$ になります。この機能を利用して1ステップの実行ができます。

●リセット (RESET)

電源を入れた直後にMPUをスタートさせる準備や、また強制的にシステムを初期化します。通常、動作中は1マシンサイクル以上“L”にすると、MPUはリセットシーケンスを実行します。

注意する点は、6800はホールド (HOLD) 期間中でもリセットが可能です。6809はホールド状態ではリセットできません。また電源ON後もMPUはリセットルーチンに入りますが、端子はクロックの発振が完全に安定するまで“L”にしておきます。

図2-8 リセット回路



以上の点を満足させるリセット回路は図2-8になります。

●メモリ・レディ (MRDY)

システムクロックE、Qの信号を引き伸ばしてMPUの動作を低速メモリに同期させます。このピンは通常“H”ですが、“L”になるとEとQが引き伸ばされ、MPUは低速メモリに対してアクセスできます。しかし最近のメモリは高速になってきているため、この端子を使うことは少なくなってきました。

●XTAL, EXTAL

水晶振動子を接続します。一般型のATカットを使用します。6809内部で、この水晶振動子の発振周波数を1/4にして、システムクロックとしてシステム

全体に供給します。


6809と68B09における使用例は図2-9 のようになります。

column

ゴ・ラ・ム


マシンサイクル

マイクロコンピュータは基本的には、まずメモリから命令を取り出してくる期間（フェッチ・サイクルという）と、その命令を実行する期間（エクゼキュート・サイクル）の繰り返しで動きます。（図①）。この1フェッチまたは1エクゼキュートあたりの期間をマシンサイクルといいます。しかし図①のように1つの命令は複数のエクゼキュートサイクルから構成されている場合が多いので、この命令全体を表す期間全体を命令サイクルといい、お互いに区別しています。図①の例の場合は、この命令を実行するのに（1命令サイクル実行するのに）5マシンサイクルの時間がかかっています。



本命令を実行するのに5マシンサイクルかかる

図2-9 水晶振動子の接続



5.3 各レジスタの機能

各レジスタは図2-10のように分類されます。それでは、各レジスタの機能を説明しましょう。

●アキュムレータ・レジスタ (AccA, AccB, AccD)

算術演算とデータ操作に使用する汎用レジスタです。6809には8ビットのA, Bの2つのレジスタが用意されています。A, Bの各レジスタは単独で動作できるほか、Aを上位8ビット、Bを下位8ビットに設定した16ビットのアキュムレータDとしても動作できます。アキュムレータA, Bはマイクロプロセッサの中心的なレジスタです。

●インデックス・レジスタ (X, Y)


アドレス計算のときに強力な力を発揮するレジスタです。16ビットのX, Yの2つのレジスタがあります。このレジスタはMPU内にある書き込み可能な記憶装置で、計算に使うアドレスの値を自由自在に変更できます。68系のMPUの命令作成のときは、このインデックス・レジスタをうまく使えるかどうか大きな鍵になります。Xレジスタ、Yレジスタとも同機能です。

●スタック・ポインタ・レジスタ (U, S)

サブルーチンへのジャンプや割り込み処理時に、各レジスタのセーブ用に使うレジスタです。16ビットのUとSの2つのレジスタがあります。一般的にUはユーザが、Sはシステムが使用します。

6809のスタック・ポインタはインデックス・アドレッシングモード(4章P108)の能力も持っています。インデックス・レジスタのX, Yと同じように、U, Sもアドレッシングができます。したがって6809では効率的なプログ

図2-10 MC6809のレジスタ構成



ラムを作成できます。

●プログラム・カウンタ (PC)

MPUが次に実行する命令のアドレスを示す16ビット長のレジスタです。このレジスタは、現在のコンピュータ・アーキテクチャの基本であるプログラム記憶方式を支える大黒柱です。MPUはこのレジスタを参照しながら、次の処理へと進みます。

アドレッシングモードではいろいろと活用されます。

●ダイレクト・ページ・レジスタ (DP)

ダイレクト・アドレッシングモード時 (4章P106) に使用する16ビットのレジスタです。16ビット・アドレスのうち、上位8ビットの値がこのレジスタに入ります。

DPに値をセットしておいてからダイレクト・アドレッシングを行うと、PCの上位8ビットにDPの値が入り、下位8ビットにはダイレクト・アドレッシングのオペランドが入ってアドレスを確定します。6800はDPの中の値が擬似的に“0”の場合です。

●コンディション・コード・レジスタ (CC)


演算結果の状況指示や割り込み処理に対するフラグのマスク機能を持っているレジスタです。8個のフラグで構成され、それぞれ8ビットです。レジスタの各ビットのうちC, V, Z, N, Hの各フラグは演算結果によってセットされ、I, F, Eの各フラグは割り込み処理に使われます。

コンディション・コード・レジスタの構成は図2-11のようになります。8個のフラグはそれぞれ次に述べるような働きをします。

*キャリー (C) ビット 0

8ビット演算の結果、ビット7からのキャリーまたはボローが発生したことを示します。キャリーは桁あふれが生じることで、ボローは引き算の際の上位

図2-11 コンディション・コード・レジスタの構成



のビットからの借りをいいます。

キャリーは非常に有効な機能を持っています。機能は大別すると、次の2つがあります。

(a) 符号なし2進数において加算時のキャリー、減算時のボローを示す

図2-12のようにすることで、符号なし2進数（符号付きではない）の加減算時における桁上がり、桁下がりの発生を示すのが、Cフラグの役目です。キャリーとはボローの区別は、加算命令ADDのときはキャリー、減算命令SUBのときにはボローとなります。

(b) 数の大小判定を行う

もう1つの役目は、数の大小判定を行うことです。(a)で述べたように、小さい数から大きい数を引くとキャリーが1になるわけですから、比較する2つの数のうち一方をアキュムレータに入れ、他方を引き算すれば数の大小関係によってキャリーが立ったり、立たなかったりします。つまりこの状態で判定するわけです。

2つの数が等しいときは当然Zフラグが立ちますので、Zフラグも大小判定

図2-12 符号なし2進数の演算時におけるキャリーとボロー

1)	$\begin{array}{r} 123 \\ +) 45 \\ \hline 168 \end{array}$	$\begin{array}{r} 01111011 \\ +) 00101101 \\ \hline 10101000 \end{array}$	キャリーなし
2)	$\begin{array}{r} 196 \\ +) 72 \\ \hline 268 \end{array}$	$\begin{array}{r} 11000100 \\ +) 01001000 \\ \hline 100001100 \end{array}$	キャリー発生 桁上がり

正しい答は [C] を256とみなせば
 $256 + 12 = 268$ となり正しい答が求まる。

3)	$\begin{array}{r} 123 \\ -) 234 \\ \hline -111 \end{array}$	$\begin{array}{r} 01111011 \\ -) 11101010 \\ \hline 10010001 \end{array}$	補数をとる
		01101111	

桁下がりにより $256 + 123 - 234 = 145$ (10010001) が求まる。

この桁下がりをボロー (Borrow) という。

結局ボローが生じての計算なので、絶対値 01101111 (111₁₀) は -111 を意味することになる。

命令	判断条件	状 態	フラグの状況
▲	BCC	$ACC \geq M$	$C=0$
	BHS	$ACC \geq M$	$C=0$
	*BEO	$ACC=M$	$Z=1$
	*BGT	$ACC > M$	$Z \vee (N \oplus V) = 0$
	*BHI	$ACC > M$	$C \vee Z = 0$
▲	BCS	$ACC < M$	$C=1$
	BLO	$ACC < M$	$C=1$
	*BLE	$ACC \leq M$	$Z \vee (N \oplus V) = 1$
	*BVC	オーバーフロー判定	$V=0$
	BLS	$ACC \leq M$	$C \vee Z = 1$
	*BLT	$ACC < M$	$N \oplus V = 1$
	BMI	$ACC < M$	$N=1$
	*BNE	$ACC \neq M$	$Z=0$
	BPL	$ACC > M$	$N=0$
	*BGE	$ACC \geq M$	$N \oplus V = 0$
	*BVS	オーバーフロー判定	$V=1$

表2-5

2つの符号なし2進数の
大小関係と分岐命令

(1方の数ACCにもう
1方の数Mに格納する)

* 符号付き2進数のデータの場合

▲ のグループは機能的に全く同一のグループ

に入れて考えると、条件付きブランチ命令（直前の演算結果によって分岐先が異なる命令）により、2つの数の大小関係の判別ができます（表2-5）。たとえば、BCCはCフラグが“0”のときにブランチすることを示し、BCSはCが“1”のときにブランチすることを示します。

* オーバーフロー（V）ビット1

演算の結果、2の補数のオーバーフローが生じたことを示します。このオーバーフローをキャリーと間違える人がいますが、キャリーとオーバーフローはまったく違います。

このフラグは符号付き2進数の演算時に有効です。演算の結果、Vフラグが立つ様子を図2-13により説明します。

コンピュータの内部計算では符号付き2進数で計算するケースが多いので、オーバーフローの理解は大切です。図2-13のように、正の数と正の数を加えたら負になるということはありません。ですから、この状態になったらMPUにそのことを教えないと、間違った計算をしてしまいます。この通知信号がオーバーフローフラグなのです。

図2-13 オーバーフローの発生

1)	2)
0 1 1 0 0 0 0 1+97	1 0 0 0 1 0 0 1-119
+) 0 1 1 0 0 0 0 1+97	+) 0 1 1 0 0 1 0 1+101
1 1 0 0 0 0 1 0-62	1 1 1 0 1 1 1 0- 18
正の数同志を加え合わせたら	-119+101=-18なので計算は合
負の数になった……矛盾している	っている
↓	↓
そこでオーバーフローと判断	オーバーフローでない
↓	↓
Vフラグ="1"にセット	Vフラグ="0"

ここで注意することは、通知信号は必ず符号付き2進数の加減算命令の直後、またはCCのフラグをセット後に有効なことです。加減算命令以外の場合にも、このVフラグは変化しますが、いずれも無効になりますので無視します。

このフラグをクリアするには、

- ①オーバーフローの生じない符号付き2進数の加減算の実行を行う
- ②AND, BIT, COM, EOR, LDA, ORA, STA, TAB, TBA, TST, LDX, LDS, STX, STSの各命令の実行後の2つの場合があります。

*ゼロ (Z) ビット 2

命令を処理した後の状態が全ビット0かどうかを示します。もしZ=1であれば全ビットが“0”になっていることを示し、Z=0であれば“0”でないビットが1個以上あることを示しています。

*ネガティブ (N) ビット 3

データであるMSB (もっとも最上位のビット) が1になっているとき、このフラグが立ちます。MSBの状態テストのときに使われます。符号付き2進数に関する演算後にこのフラグが“1”になったときは、結果が負の数になったことを示します。

*インタラプト・マスク (I) ビット 4

6809MPUには多くの割り込みレベルがありますが、その中の $\overline{\text{IRQ}}$ 入力(インタラプト・リクエスト)を受け付けるか、無視するかを決定します。

このフラグが $I = 0$ のときにはMPUは $\overline{\text{IRQ}}$ 割り込みを受け付けますが、 $I = 1$ のときには、MPUは $\overline{\text{IRQ}}$ 割り込みの要求があっても無視します。ほかの割り込み、 $\overline{\text{NMI}}$ 入力に対しては、この I フラグは関係ありません。このフラグのセット、リセットはプログラムで行います。

*ハーフ・キャリー (H) ビット 5

ハーフ・キャリーの名前のとおり、ビット3からビット4への桁上がりを表すフラグです。8ビットのMPUにおけるアキュムレータは、ビット0～ビット7までを2つに分割して(ビット0～ビット3とビット4～ビット7)それぞれをハーフといいます。ADD, ABA, ADC命令を実行すると、その直後にビット3からビット4にキャリーが立ったことを知らせます。

*ファースト $\overline{\text{IRQ}}$ マスク (F) ビット 6

I フラグと同様に、6809MPUにおける $\overline{\text{FIRQ}}$ 入力に対するマスクフラグです。このビットが“1”のとき $\overline{\text{FIRQ}}$ 割り込みを無視し、“0”のときイネーブルとなり実行します。リセットのときは“1”になり、 $\overline{\text{NMI}}$, $\overline{\text{SWI}}$, $\overline{\text{FIRQ}}$ が受け付けられるとCCがスタックにセーブされ、次に“1”になります。なお $\overline{\text{IRQ}}$, $\overline{\text{SWI2}}$, $\overline{\text{SWI3}}$ は F ビットとは関係ありません。このフラグもプログラムでセット、リセットを行います。

*エンタイア (E) ビット 7

MPUは割り込み処理終了後元のルーチンへ戻りますが、そのときにスタックにセーブされた各レジスタを元に戻しておきます。この場合、 $\overline{\text{IRQ}}$ と $\overline{\text{FIRQ}}$ ではセーブされているレジスタの数が異なります。この数の違いを教えるのが、エンタイア・フラグの役目です。 $\overline{\text{RTI}}$ 命令のみが参照できます。

このフラグが“1”のときはSP(スタック・ポインタ)を除く、全レジスタ(Entire Register)がセーブされていることを示し $\overline{\text{RTI}}$ 命令が実行されます。そして元のルーチンに戻るときMPUは E フラグを参照して、CCとSP以外の全レジスタを元に戻します。また、このフラグが“0”のときはPCだけが戻されます。このように、 E フラグはハードウェア(MPU)が自動的にセット、リセットを行います。

Chapter Three

6809命令セット

3

これまで述べてきたようにMC6809はひじょうに多くの命令を持っています。これらの命令を適切に使用することで、効率のよいプログラムが作ることができます。そのためには一つ一つの命令の理解が大切です。

本章では、MC6809の数多くの命令を、まず機能面を中心に分類して、命令の働きを説明していきます。命令語にはすべて英語のフルスペルをつけておきました。できるだけフルスペルで覚えるのが命令を身近なものにできるコツといえましょう。

最初はロード命令とストア命令を重点的に学習するのが無理がないでしょう。どのようなコンピュータにおいても、この2つの命令が基本になっていますので、命令の意味をまず、じゅうぶんに理解してみましょ

1

6809命令セットの分類法

5つのグループ命令

6809の命令はニーモニック・コードで数えると59になります(表3-1)。しかし、これはあくまで命令の基本形態であり、このコードが後述のアドレッシングモードの違いによりさらに分類されていき、最後には1464種類もの数になります。このような多くの命令をすべて覚えるのは不可能ですが、機能によって分類していくと、かなりすっきりしたものになります。

本章では、理解しやすいように演算対象のレジスタを中心として、アルファベット順に5つのグループに分類してみました(巻末命令参照)。

- ① 8ビット・アキュムレータ／メモリ命令
- ② 16ビット・アキュムレータ／メモリ命令
- ③ インデックス・レジスタ／スタック・ポインタ命令
- ④ ブランチ命令
- ⑤ その他の命令

表3-1 59種類の6809命令

ニーモニック・コード	動作内容	ニーモニック・コード	動作内容
ABX	Add Accumulator B into Index Register X	DAA	Decimal Addition Adjust
ADC	Add with Carry into Register	DEC	Decrement
ADD	Add Memory into Register	EOR	Exclusive OR
AND	Logical AND Memory into Register	EXG	Exchange Registers
ASL	Arithmetic Shift Left	INC	Increment
ASR	Arithmetic Shift Right	JMP	Jump
BCC	Branch on Carry Clear	JSR	Jump to Subroutine
BCS	Branch on Carry Set	LD	Load Register from Memory
BEQ	Branch on Equal	LEA	Load Effective Address
BGE	Branch on Greater Than or Equal Zero	LSL	Logical Shift Left
BGT	Branch on Greater	LSR	Logical Shift Right
BHI	Branch if Higher	MUL	Multiply
BHS	Branch if Higher or Same	NEG	Negate
BIT	Bit Test	NOP	No Operation
BLE	Branch if Less than or Equal to Zero	OR	Inclusive OR Memory into Register
BLO	Branch on Lower	PSH	Push Registers
BLS	Branch on Lower or Same	PUL	Pull Registers
BLT	Branch on Less than Zero	ROL	Rotate Left
BMI	Branch on Minus	ROR	Rotate Right
BNE	Branch Not Equal	RTI	Return from Interrupt
BPL	Branch on Plus	RTS	Return from Subroutine
BRA	Branch Always	SBC	Subtract with Borrow
BRN	Branch Never	SEX	Sign Extend
BSR	Branch to Subroutine	ST	Store Register into Memory
BVC	Branch on Overflow Clear	SUB	Subtract Memory from Register
BVS	Branch on Overflow Set	SWI	Software Interrupt
CLR	Clear	SYNC	Synchronize to External Event
CMP	Compare Memory from a Register	TFR	Transfer Register to Register
COM	Complement	TST	Test
CWAI	Clear CC bits and Wait for Interrupt		

2

8ビット・レジスタ/メモリ命令

基本的な命令

このグループにまとめた命令群は演算の対象が8ビットのレジスタであるアキュムレータA (AccA), B (AccB) と1バイト (8ビット) のメモリMに限定されています。


基本的な命令ばかりですので、わかりやすい素直な形態になっています。ここで説明する命令は27種類です。

ADC

(ADd memory to accumulator with Carry)

キャリー (Cフラグ) とメモリの内容をアキュムレータに加算します。メモリは当然1バイトです。結果はアキュムレータ中に残ります (アキュムレータの内容のみが変更される)。

ソース形式例 ADCA ; ADCB




ADD

(ADD memory to accumulator)

メモリの内容（1バイト）をアキュムレータに加算します。
結果はアキュムレータ中に残ります。

ソース形式例 ADDA ; ADDB




AND

(AND memory with accumulator)

アキュムレータとメモリの内容とで論理積を行います。結果はアキュムレータ中に残ります。メモリ内データの特定のビットを0にするときに用います。

ソース形式例 ANDA ; ANDB




ASL

(Arithmetic Shift Left)

アキュムレータまたはメモリの内容を全ビット1つ左シフト（ずらすこと）します。後述のROL命令とは違って、ビット0には0が入り、またビット7はCフラグへシフトされます。

ソース形式例 A S L ; A S L A ; A S L B




ASR

(Arithmetic Shift Right)

アキュムレータまたはメモリの内容を全ビット1つ右シフトします。後述のROR命令とは違って、ビット0はCフラグへシフトされますが、ビット7の値はそのまま保存されます。

ソース形式例 ASR ; ASRA ; ASRB




BIT

(BIT test)

アキュムレータとメモリの内容との論理積をとり、その結果によりCC（コンディション・コード）を更新します。アキュムレータの中身は変化しません。結果を格納しないAND命令といえます。

ソース形式例 BITA ; BITB



CLR

(CLear)

アキュムレータとメモリの内容を0にセットします。

ソース形式例 CLR ; CLRA ; CLRB

CMP


(CoMPare memory from accumulator)

レジスタの内容からメモリの内容を差し引きして、CCのみを変化させます。

同じような命令にSUB命令がありますが、SUB命令は演算結果がレジスタに残り、CMP命令の場合はレジスタに演算結果は残りません。これはCMP命令が、レジスタとメモリ内容との比較に目的がおかれているからです。その結果

CCのN, Z, Q, C, Hの各フラグが変化します。主に比較する両者の大小関係（等号も含む）の判定に多用されます。

ソース形式例 CMPA ; CMPB




COM

(COMplement)

アキュムレータとメモリの内容について1と0の反転を行います。CCのキャリーフラグは必ず“1”になっています。

ソース形式例 COM ; COMA ; COMB



DAA

(Decimal Addition Adjust)

BCD (2進化10進数)¹⁾で数値を処理しているとき、下位4ビット同士の演算で桁上げが生じますが(ハーフキャリーが立った)、このハーフキャリー(Hフラグ)を上位4ビットの値に加えることで、10進補正を自動的に行います。

ソース形式例 DAA

39+58の例

	上位ニブル	下位ニブル	
BCD値の39	0 0 1 1	1 0 0 1	3 9
			+) 5 8
BCD値の58	0 1 0 1	1 0 0 0	9 7 になるはず
+			
	1 0 0 1	0 0 0 1	← BCD値で91.....正しくない
	Hキャリーあり		


上位ニブルが10未満で下位ニブルからのHキャリーが、あった時は上位ニブルに0、下位ニブルに6を加算する。

	1 0 0 1	0 0 0 1BCD値の91
+	0 0 0 0	0 1 1 0DAA補正
	1 0 0 1	0 1 1 1	
	9	7	← BCD値の97...正しい答が得られた。

以上の処理に見られるように、DAA補正により正しいBCD値97が得られた。

DAA命令はこれらの処理を自動的に実行してくれる。

使用手順



注) DAA直前の演算は
AccAに対して行われて
いなければならない。

DEC

(DECrement)

指定されたレジスタまたはメモリの内容を-1します。キャリーフラグは全然変化しないので、CCによる条件判定の

ときには注意してください。

ソース形式例 DEC ; DECA ; DECB

EOR

(Exclusive OR)

アキュムレータとメモリの内容との排他的論理和を求めます。結果はアキュムレータに残ります。メモリ内の特定のビットを反転するときに使います。両方の値が異なるときに“1”になり、等しいときに“0”になります。排他的論理和を記号 \oplus で表すと、次のような関係式になります。


$$0 \oplus 0 = 0$$

$$0 \oplus 1 = 1$$

$$1 \oplus 0 = 1$$

$$1 \oplus 1 = 0$$

ソース形式例 EORA ; EORB




EXG

(EXchanGe)

2つの指定した8ビット・レジスタの内容を交換します。レジスタとしてはA, B, C C, DPが指定できます。なお

交換するレジスタ同士はビット長が同じことが必要です。

ソース形式例 EXG



INC

(INClement)

DEC命令と逆の動作をします。指定されたレジスタまたはメモリの内容を+1します。キャリーフラグが変化しない点も同じです。


ソース形式例 INC ; INCA ; INCB

LD

(LoaD accumulator from memory)

マイクロコンピュータの命令中において、もっとも基本的な命令の一つです。メモリの内容を、指定された8ビット・レジスタにコピーします。ST命令とは逆の動作をします。

ソース形式例 LDA ; LDB



LSL

(Logical Shift Left)

前述したASL命令とまったく同じ動作をします。ですからマシン語コードも同一です。


ソース形式例 LSL ; ~~FO~~LSLA ; LSLB

LSR

(Logical Shift Right)

ASR命令と比較すると、全体が1ビット右にシフトする点は同じですが、 b_7 に0が入る点が異なります。そのため b_7 が符号ビットのときには、その符号は無効になります。なお、Nフラグは常に0になっています。

ソース形式例 LSR; LSR A; LSR B




NEG

(NEGate)

アキュムレータまたはメモリの中のデータを、絶対値を変えずに符号を反転した数（2の補数）を作ります。たとえば5ならば-5になります。

ソース形式例 NEG ; NEGA ; NEGB




OR

(Inclusive memory into vgiuter)

アキュムレータとメモリの内容との論理和を求めます。結果はアキュムレータに残ります。メモリ内のデータの特定のビットを1にするときに用います。

ソース形式例 ORA ; ORB




ROL

(ROtate Left)

アキュムレータまたはメモリ内容を左方向へ1ビット回転させます。前述のASL命令とは違って、 b_7 の内容はCフラグを通してから b_0 へローテイトします。

ソース形式例 ROL ; ROLA ; ROLB




ROR

(ROtate Right)

アキュムレータまたはメモリの内容を右に1ビット回転させます。前述のASR命令とは違って、 b_0 の内容はCフラグを通してから b_7 へローテイトします。

ソース形式例 ROR ; RORA ; RORB




SBC

(SuBtraCt with borrow)

アキュムレータからメモリの内容を減算して (キャリーフ

ラグも含めて減算する), 結果をその指定レジスタに格納します。なお減算のときはキャリーをボローといいます。

ソース形式例 SBCA ; SBCB




ST

(STore)

アキュムレータの内容をメモリへコピーします。前述のLD命令とは逆の動作をします。

ソース形式例 STA ; STB




SUB

(SUBtract)

ADD命令と逆の動作をします。アキュムレータからメモリの内容を減算処理します。Cフラグが1になった場合は、キャリーではなくボロー（借り）としての意味を持ちます。結果はアキュムレータに残ります。

ソース形式例 SUBA ; SUBB




TST

(TeST)

アキュムレータまたはメモリの内容を“0”と比較します。その結果N, Z, Vの各フラグが影響されますが、アキュムレータの内容は破壊されません。Nフラグは b_7 ビットが1のときにセットされ、Zフラグは $b_0 \sim b_7$ の全ビットが0のとき1になります。Vフラグは常に0になります。単にフラグに影響を与えるだけの命令です。

ソース形式例 TST ; TSTA ; TSTB



TFR

(TransFeR memory to momory)

8ビット・レジスタ同士でデータ転送をします。その結果、転送先のデータは転送元のデータと同じになります。EXG命令と似ていますが、異なります。ソース形式例のR1, R2は、R1レジスタの中身をR2レジスタに転送することを

意味します。なお、データ転送するレジスタ同士は同じビット長である必要があります。

ソース形式例 TFR R1, R2 (R1, R2 = A, B, CC, DPのうちのいずれか)

TFR R1, R2 (R1, R2 = A, B, CC, DP)

R1 → R2 に送られる

実行前

AccA

\$12

AccB

\$34

TFR A, B を実行

実行後

AccA

\$12

AccB

\$12

転送元の AccA の内容は変化しない。

3 16ビット・レジスタ/メモリ命令

16ビット専用命令


これまでの命令はすべて8ビット構成のレジスタやメモリ内のデータに作用するものばかりでしたが、このグループ内の命令は、命令の対象が16ビットのアクキュレータD (AccA, AccBを連結させたもの) や16ビット長のレジスタやデータに及ぶものです。ここで説明する命令は8種類です。

ADDD (ADD memory to D accumulator)

2バイトのメモリ内容を16ビットのアクキュレータDに加算します。16ビット長を扱うときは上位バイト (b₁₅ ~ b₈)、下位バイト (b₇ ~ b₀) の配置関係に注意します。この命令による動作例は下図のようになります。

アドレッシングにおいては、上位バイトであるメモリ番地Mを示すと、下位バイトは自動的にM+1番地が参照されます。下図の例では“ADDD M”の様式で参照できます。

ソース形式例 ADDD M



CMPD

(CoMPare memory from D accumulator)

アキュムレータDと2バイトのメモリ番地Mの内容とを比較します。メモリの低いアドレスの方にデータの上位バイトを、高いアドレスの方にデータの下位バイトを入れます。動作はA D D D命令の図と同様です。


ソース形式例 C M P D M

EXG

(EXchanGe D with X, Y, S, U, PC)

アキュムレータDと指定レジスタ同士がデータを交換し合います。

ソース形式例 E X G D, R (Rは16ビット・レジスタ)




LDD

(LoaD D accumulator from memory)

アキュムレータDに2バイト分のデータを格納します。このときのアキュムレータとデータの関係は下図のようになります。

ソース形式例 L D D M

LDD Mの例




SEX

(Sign Extend)

符号 (Sign) ビットに関する動作をします。アキュムレータBに入っている8ビットの符号付き2進数 (b_7) を、アキュムレータAの全ビットにコピーし、16ビットに拡張します。8ビットの数値と同じ値の16ビット値を作るときに使用します。

ソース形式例 SEX




STD

(STore D accumulator to memory)

16ビット・レジスタのデータをメモリにしまいこむ (store) ためのもので、前述のLDD命令の逆の働きをします。

ソース形式例 STD M



SUBD

(SUBtract memory from D accumulator)


連続したメモリ番地M, M+1の内容をアキュムレータDから減算します。M, M+1とDレジスタとの関係はSTD命令の図と同じになります。結果はDレジスタに入ります。

ソース形式例 SUBD M

TFR

(TransFeR registers to registers)


アキュムレータDの内容を、レジスタR (16ビット長のレジスタなのでD, X, Y, U, S, PCが指定できる) にコ



ピーする命令です。注意することはコピー先、元のレジスタは同一ビット長（この場合は16ビット長）のレジスタ同士であることです。

ソース形式例 TFR D, R

以下の図は16ビットのレジスタの内容を、アキュムレータDにコピーする場合です。前述した“TFR D, R”の命令とは逆の動作をします。



4

インデックス / スタック・命令 ・レジスタ / ポインタ

強力なインデックス・アドレッシング

6809の命令の特長は、インデックス・アドレッシングが大変強力なことです。このインデックスを生かした命令を使うことで、16ビット長の演算が簡単になります。機能としては、「2 16ビット・アキュムレータ／メモリ命令」で使用されたアキュムレータDの代わりに、インデックス・レジスタX, Y, スタックポインタ用レジスタS, U, プログラム・カウンタPCを使用する形態となります。ここで説明する命令は8種類です。

CMP

(COMpare memory from registers)

16ビットレジスタS, U, X, YからメモリMの内容データを差し引いて、その結果でフラグをセット、リセットします。8ビットのときと同じようにフラグのみを変化させます。

CMPS	<div> <div>SP</div> <div>上位 下位</div> </div>	<div>上位 下位</div> <div>M M+1</div>	<div>N Z V C</div> <div>1/0 1/0 1/0 1/0</div>
CMPU	<div> <div>US</div> <div>上位 下位</div> </div>	<div>上位 下位</div> <div>M M+1</div>	<div>N Z V C</div> <div>1/0 1/0 1/0 1/0</div>
CMPX	<div> <div>X</div> <div>上位 下位</div> </div>	<div>上位 下位</div> <div>M M+1</div>	<div>N Z V C</div> <div>1/0 1/0 1/0 1/0</div>
CMPLY	<div> <div>Y</div> <div>上位 下位</div> </div>	<div>上位 下位</div> <div>M M+1</div>	<div>N Z V C</div> <div>1/0 1/0 1/0 1/0</div>

(M, M+1はメモリの番地を示す)

EXG

(EXchange registers with registers)

S, U, X, Y, D, PCのレジスタで、レジスタ同士がデータを交換する命令です。データはもちろん16ビットの内容です。

表記の仕方は“EXG X, Y”のように記します。動作内容は交換データが8ビットから16ビットになったことを除けば、8ビットの場合の説明と同じです。


LEA

(Load Effective Address)

6809独特の命令です。ポインタ・レジスタであるS, U, X, Yに、実効アドレスを設定します。実効アドレスとは、命令が実行されるときに実際に参照されるアドレスまたはアクセスしようとするデータが存在するアドレスをいいます。この命令はあくまでも実効アドレスの値をレジスタに残すことが目的です。

結果を格納するレジスタとして、S, U, X, Yの4種類が指定できます。それぞれ“LEAS, LEAU, LEAX, LEAY”と表記します。なお、このとき指定アドレスにアキュムレータDが入っていないことに注意してください。

実際にLEA命令を使用したときの処理の流れは図のよう



になります。この図で、Xレジスタに入るデータには\$3003番地の中身ではなく、\$3003という値そのものが入ります。この命令の応用としては、次の命令表記ができます。

LEAX 1, X Xレジスタの内容を+1する


LEAX -1, X Xレジスタの内容を-1する

LD

(Load registers from memory)

16ビットレジスタS, U, X, YにメモリM番地の内容を読み込みます。8ビットの命令の“LDA, B”とは異なり、16ビット値（2バイト）データを扱います。データのメモリ上の位置関係に気をつけてください。

“LDX M”を実行したときの動作は図のようになります。この実行例ではXレジスタについての例ですが、他のS, U, Yの場合も同様です。



PSH


(PuSH registers)

レジスタの内容をスタック・レジスタ（SとUがある）に一時的に退避する命令です。したがってレジスタ内のデータを退避した後で、そのレジスタを使用して演算を行うことが

できます。演算が終わったら、先ほど退避しておいたデータを復帰し、また次の処理へ進みます。このように、PSH命令を使用すれば1つのレジスタを多重に使用できます。表し方は、“PSHS A, DP, U, X”のように記します。

この命令を実行すると下図(左)のようになります。6800のときにはユーザがスタックに退避するレジスタの順序を指定するのが一般的でしたが、6809では退避するレジスタの順序が決まっていて、下図(右)のようになります。

最初にPC、次にU, Y, X, DP, B, A, 最後にCCをそれぞれ退避します。



PUL

(PUL registers)


P S H命令によってスタック・レジスタに一時的に退避した内容を、レジスタに復帰させる命令です。復帰するときは最初にC Cが取り出され、次々にP S H命令のときと逆の順序でレジスタの内容が戻されます。

ST

(STore registers into memory)

16ビットのレジスタの内容をそれぞれメモリの中に格納する命令です。

フラグN, Zが変化します (Vフラグはオーバーフローが生じないので“0”)。この命令の実行例は図のようになります。この図ではXレジスタの例を取り上げましたが、ほかのS, U, Yについても同様です。



ABX

(Add B accumulator to X)


インデックス・レジスタXの値にアキュムレータBの値を符号なし2進数として加算します。演算の結果はインデックス・レジスタに残ります。

この命令はAccAでは実行することができません。あくまでAccB側だけに許されています。一般の加減算命令はメモリとアキュムレータの間で実行されるのですが、このA B X

4□インデックス・レジスタ/スタック・ポインタ命令

命令だけはレジスタ同士で演算が可能です。ただし AccB は 8 ビットですから、1 回で演算できる数は 0 から 255 までの数に限られます。

実際にプログラムを組んでみると、インデックス・レジスタ X に、ある数値を加えたい場合が 1 バイトの命令で実行できるので重宝な命令といえます。



5

ブランチ命令 プログラムの変更に必要な命令

プログラム実行の順序を変更する必要があるときに使用する命令群が6809には2種類用意されています。

1つはブランチ命令であり、もう1つはジャンプ命令です。この2つは明確に区別して考える必要があります。したがって、本書の分類法では本節でブランチ命令を説明し、「6 その他の命令」でジャンプ命令を説明することになります。

6809の命令の特徴はブランチ命令が豊富なことです。表3-2から理解できるように、ブランチ命令はほとんどの条件で分岐できます。この命令群のおかげ

図3-2 ブランチ命令の形式例

例)

BRA * +2

\$20	\$02
------	------

命令コード オペランド

(この命令のあるアドレスの2番地先に)
飛べという意味

・この他すべてのショート・ブランチ命令は
2バイト構成である。

例)

LBRA * +129

\$16	\$00	\$7E
------	------	------

命令コード オペランド オペランド

1

2

・LBRAとLBSRのみが
3バイト構成である。

・LBRAとLBSRを除くすべてのロング・ブランチ命令の形式

\$10	XX	XX	XX
------	----	----	----

命令コード 命令コード オペランド オペランド

1

2

1

2

(XXは任意の値が)
入る

↑
ここは必ず\$10

ニーモニック・コード	動作内容
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BMI, LBMI	Branch if minus
BPL, LBPL	Branch if plus
BCS, LBCS	Branch if carry set
BCC, LBCC	Branch if carry clear
BVS, LBVS	Branch if overflow set
BVC, LBVC	Branch if overflow clear
BGT, LBGT	Branch if greater (signed)
BVS, LBVS	Branch if invalid twos complement result
BGE, LBGE	Branch if greater than or equal (signed)
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BLE, LBLE	Branch if less than or equal (signed)
BVC, LBVC	Branch if valid twos complement result
BLT, LBLT	Branch if less than (signed)
BHI, LBHI	Branch if higher (unsigned)
BCC, LBCC	Branch if higher or same (unsigned)
BHS, LBHS	Branch if higher or same (unsigned)
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BLS, LBLs	Branch if lower or same (unsigned)
BCS, LBCS	Branch if lower (unsigned)
BLO, LBLO	Branch if lower (unsigned)
BSR, LBSR	Branch to subroutine
BRA, LBRA	Branch always
BRN, LBRN	Branch never

表3-2
ブランチ命令

で、6809ではポジション・インデペンデントなプログラム（番地自由なプログラム）が自由に書けるわけです。

ブランチ命令は大きく分けると、**ショート・ブランチ**と**ロング・ブランチ**がありますが、命令名は主としてショート・ブランチの場合の名前を記します。ロング・ブランチの場合の名前は、ショート・ブランチの名前にLをつけます。

ショート・ブランチとロング・ブランチの違いは分岐できるアドレス範囲の差です。ショート・ブランチでは、分岐できる範囲は-128～+127に限定されますが、ロング・ブランチの場合は+32767～-32768の範囲が分岐の対象になります。しかし、命令構成はBRA命令の場合では、図3-2のように4バイト

構成になります。したがって安易にロング・ブランチを多用しますと、プログラムが大きくなり実行速度も落ちてしまいます。なお、オペランドの数値算出法は4章のリラティブ・アドレッシングの項で説明します。

項目はすべてショート名になっています。説明する命令は8種類です。

BEQ

(Branch if EQual)

第2章 P53で説明したCC (コンディション・コード)と密接に関係します。CCのフラグの設定値と命令のニーモニック・コードの要求条件が一致したときに分岐します。ゆえに分岐命令の直前に条件判定のための演算が実行されている必要があります。BEQ命令は演算の結果、Zフラグが“1”のときブランチします。プログラム例を使って説明しましょう。

```

      ⋮
      D E C A      .....演算実行
      C M P A  # $ 03 .....フラグ設定
      B E Q      E X I T .....ブランチ命令
      ⋮
      E X I T      L D A  # $ F F
  
```

BNE

(Branch if Not Equal)

BEQ命令と反対の関係にあります。Zフラグが“0”で分岐します。

BMI

(Branch if MInus)

演算結果がマイナスのときに分岐します。ゆえにNフラグが“1”で動作します。

BPL

(Branch if PPlus)

BMI命令の反対の働きをします。演算結果がプラスならばブランチします。Nフラグが“0”のときに動作します。

この命令を使えばビット7が1であるか0であるかの判定ができます。したがって、カナ文字かASCIIコードであるかの区別をするときに最適です。プログラムは次のようになります。

```

      ⋮
      LDA    DATA .....コード・データ読み込み
      BPL    ASC    .....条件分岐 (ビット7=0ならASCへ)
      JIS    ANDA    #SFF
      ⋮

```

BCS

(Branch if Carry Set)

演算の結果、Cフラグがセットされているときに分岐します。キャリーの有無の判定に使います。

BCC

(Branch if Carry Clear)

演算の結果、Cキャリーがクリアされているときに分岐します。BCS命令とは反対の動作をします。

BVS

(Branch if oVerflow Set)

符号付き2進数での比較の結果(ここが大事です)、オーバーフローVフラグ“1”で分岐します。

BVC

(Branch if oVerflow Clear)

BVSの反対の動作をします。符号付き2進数での比較の結果、オーバーフロー・フラグVが“0”のときに分岐します。

以上のブランチ命令は、その条件判定がCCのビットの様子により分岐したわけですが、次からのブランチ命令は不等号条件も加わった判定で分岐できます。

8つの命令を紹介します。

BGT

(Branch if GreaTer)

G TはGreaTerの略で不等号の“>”を意味し、フラグ条件は複雑です。フラグは“ $Z \vee (N \oplus V) = 0$ ”のときです。これは、符号付き2進数の場合に、 $Z = 0$ が第1条件で、 $N = V$ が第2条件であることを意味しています。

BGE

(Branch if Greater than Equal)

G EはGreater than or Equalの略で、不等号の“ \geq ”を意味します。フラグは“ $(N \oplus V) = 0$ ”のときです。

BLE

(Branch if less than or equal)

L EはLess than or Equalの略で、不等号の“ \leq ”を意味します。符号付き2進数で比較した結果が0よりも小さいか、または0に等しいときに分岐します。フラグは $Z \vee (N \oplus V) = 1$ のときです。

BLT

(Branch if Less Than)

L Tは、Less Thanで、不等号の“<”を意味します。符号付き2進数での比較の結果“0”よりも小さいときに分岐します。フラグは $N \neq V$ のときです。

BHI

(Branch if Higher)

H Iは、Higherの略で、不等号の“>”を意味します。符号なし2進数としての比較の結果“0”よりも大きいときに分岐します。フラグは“ $C \vee Z = 0$ ”のときです。

BHS

(Branch if Higher or Same)

H Sは、Higher or Sameの略で、不等号の“ \geq ”を意味します。符号なし2進数としての比較の結果、大きいかまたは等しいときに分岐します。フラグは“ $C = 0$ ”のときです。

BLO

(Branch if Lower)

LOはLowerの略で、不等号の“<”を意味します。符号なし2進数としての比較の結果、アキュムレータの値の方がメモリの内容よりも小さいことが条件です。フラグはキャリーが立った“C=1”のときになります。機械語コードではBCS命令と同じです。

BLS

(Branch if Lower or Same)

LSはLower or Sameの略で、不等号の“≤”を意味します。符号なし2進数としての比較の結果、アキュムレータの方がメモリの内容よりも小さいか同じであることが条件となります。フラグは“C ∨ Z = 1”のときになります。

以上のブランチ命令のほかに、特殊なブランチ命令が3つあります。BRA、BRN、BSR命令です。各々について説明していきます。

BRA

(BRanch Always)


現在のプログラムの実行順序を変更するときに使用する無条件分岐命令です。CC（コンディション・コード）がどのような状態になっていようと分岐します。またフラグには何の影響も与えません。BRAは2バイト構成ですが、LBRA命令は3バイト構成です。

BSR

(Branch to SubRoutine)

サブルーチンに分岐する命令です。しかし分岐する際にPC（プログラム・カウンタ）の内容を、スタックSPにプッシュしてから分岐先へ飛びます。後述のJSRは絶対アドレスによる分岐タイプですが、BSRは相対アドレスによる分岐タイプです。実際にこの命令で実行される処理の様子を図（次ページ）に示します。

なお、LBSR命令は3バイト構成になります。LBRA



BRN

(BRanch Never)

とLBSRのみが3バイト構成で、ほかのロング・ブランチ命令はすべて4バイト構成になっています。

これはBRanch Neverの略で、BRA命令が無条件ブランチであったのに対し、この命令はフラグがどんな状態になっても決してブランチしません。2バイトのNOP命令と考えられます。またLBRNは4バイトのNOP命令に相当します。遅延ループの時間調整用やデバッグ時の不要命令をつぶすときなどに挿入すると大変有効です。

6

その他の命令 ちょっと変わっている命令

一般のメモリやレジスタを参照する性質の命令とは異なる命令の集まりです。その1つ1つが特徴を持った働きをして、プログラムやMPUが効果的に動作できるように機能します。

ここで説明する命令は10種類です。

ANDCC (AND Condition Code register)

CC (コンディション・コード) の内容に、ある一定値 (イミディエイト値) をANDしてCCのセット値を直接変更します。たとえばオーバーフローフラグであるVフラグを0にするときは、


ANDCC #\$FD

として実行します。理由は、下図を参照してください。この命令により、次のような擬似命令が作れます。

CLC (Clear Carry) → ANDCC #\$FE

Cフラグをクリアします。

CLI (Clear Interrupt Mask) → ANDCC #\$EF



CLV (Clear Overflow) → ANDCC # \$FD

実は、上記の左の3つの命令は、6800にはあるのですが、6809の命令群の中にはありません。このようにANDCC命令を使うことによって、6800の命令に等価な命令を作れるわけです。ゆえに6800のCLC命令に相当するものが必要となすには“ANDCC # \$FE”を使うことになります。

CWAI

(and Condition code register, then Wait for Interrupt)

割り込み待ちへの応答を早くするために作られた命令です。まず、オペランドのイミディエイト値（後述）とCCがANDされます。そしてEフラグを立てて、SPを除く全レジスタを退避させ次の命令の実行を中断し、割り込みの発生を待ちます。すでにレジスタが退避されているので、割り込み発生後すぐに割り込み処理を行うことができます。

ただし、割り込みからの復帰にあたってはFIRQからの復帰であっても、IRQからの復帰動作と同じように、SPレジスタを除く全レジスタの復帰を行います。

イミディエイト値により、動作は次のように異なります。

CWAI # \$EF IRQ割り込みを受け付ける

CWAI # \$BF FIRQ割り込みを受け付ける

CWAI # \$AF IRQ, FIRQ割り込みを受け付ける

なお、割り込みを待っている間、バスはハイインピーダンスになっていないので注意してください。

NOP

(No Operation)

何もしない命令です。こんな命令が必要なのかと思う人もいるかと思いますが、実は大変有効な命令なのです。遅延時間発生ルーチン等における調整用時間の発生や、デバッグ作業などのときに不要な命令をつぶすなどの作業に大きな効果があります。

たとえばシステム・クロックが1MHzのとき、この命令の

マシンサイクルは2なのでNOPの実行時間は $2\mu\text{s}$ となり、この時間だけスピードが遅くなります。したがって、必要時間数分NOP命令を続ければ所定の遅延が行えます。なお、時間調整用としてはBRN命令がマシンサイクル“3”，LBRN命令がマシンサイクル“5”なので、これをうまく組み合わせて目的の値になるようにします。

ORCC

(OR Condition Code register)

前述のANDCC命令の逆の働きをします。CCの特定ビットをONにするのに多用されます。


JMP

(Jump)

ブランチ命令のところでも述べましたが、ジャンプ(JMP)命令は本質的にブランチ命令とは性質が異なっています。ブランチ命令系が相対アドレス値をオペランドに持って実行されるのに対し、JMP命令はオペランドが絶対アドレスなのです。

命令コードは\$7Eですので、もし\$7000番地にジャンプさせたいときは“\$7E \$10 \$00”と3バイト並べることにより、実行させることができます。飛び先番地が直接オペランドから読み取れるので理解しやすいのですが、6809の機能を生かそうとしたなら、なるべくこのような絶対番地形式の命令は使わないようにします。できるだけ相対アドレスでプログラムを書くように努力した方がよいでしょう。

JMP命令の基本形態は図に示すとおり3バイト構成になります。



JSR

(Jump to SubRoutine)


先のBSR命令がオペランドに相対アドレス値を持って分岐するタイプでした。JSR命令はオペランドに絶対アドレス値を持つことを除けば、動作はまったく同じです。やはりサブルーチンに飛びますので、サブルーチン側ではRTS命令でプログラムを終了しておけば自動的にサブルーチン実行終了後、JSR命令の次の命令があるアドレスに戻ってくることができます。

なお、この命令もJMP命令と同じく、できるだけ相対アドレス形式のBSR（またはLSR）を使用した方が6809らしいプログラムを書くことができます。

RTS

(ReTurn from Subroutine)

サブルーチンのプログラムは必ずこの命令で終了する必要




があります。JSR, BSR, LBSRで呼ばれたサブルーチンを実行後に、元の呼んだ方のメインルーチンに戻るための処理を行ってくれます。スタック・レジスタSPには、サブルーチンからの戻り先番地が格納されていますので、戻り先番地を取り出しPCにセットします。そしてPCが示す番地に飛ぶことにより、元のメインルーチンに戻ることができます。

RTI

(ReTurn from Interrupt)

割り込み処理を終了させてメインルーチンに戻るための処理を行う命令です。この命令を割り込み処理ルーチンの最後に書いておけば、割り込みルーチンの実行終了後自動的にメインルーチンに戻ることができます。

RTI命令は最初にスタックからCCを復帰させます。CC内のEフラグが“1”のときは、次にAccA, AccB, X, Y, S/U, PCを復帰させます。Eフラグが“0”のときにはPCのみ復帰させます。



SWI

(SoftWare Interrupt)

割り込み発生のための命令です。SWI, SWI 2, SWI 3があります。IRQ, FIRQ, NMIの割り込みは、MPUの端子がハード的に“L”になって行われますが、この命令を使えばソフト的に割り込みが発生します。プログラム内で本命令に出会うと、それぞれの割り込みベクタの示す番地へ処理が移ります。

SYNC

(SYNChronize with interrpt line)

この命令を実行すると、MPUは次の命令の実行を中断して割り込みの発生を待ちます。割り込みが発生すると、次の命令を実行します。ただし割り込みピンが3マシンサイクル以上“L”になって、割り込みがマスクされていないときは割り込み処理に入ります。とくにフロッピーディスクからのデータ読み取りのように、データを高速で処理するとき力を発揮します。SYNC命令で待機している間はバスがハイインピーダンスになっているので、DMA (ダイレクト・メモリ・アクセス)を使い、データは外部から直接にメモリ内に取り入れることが容易にできます。

Chapter Four

アドレッシング 形式と割り込み

4

MC 6809の命令形態がほかの8080やZ-80等と大きく異なっている点は、アドレッシングモードの豊富さにあります。その豊富な命令によってレジスタ同士がお互いに修飾しあって多様な命令形態を作っています。

アドレッシングモードは、最初から全部のモードを理解しようとせず、まず自分の試してみたいモードを集中して、理解するのが効果的です。

第3章の解説では各命令の機能について説明しましたが、本章ではアドレッシングモードの違いによって、各命令の機能がさらに飛躍的に高まっていく様子を示していきます。

また6809MPUの性能が評価される理由として、割り込み機能が豊富なことも忘れてはなりません。7種類の割り込みが用意されていますので、ほとんどの割り込み処理がMPUのみで処理できます。マイクロコンピュータを用いて効果的な制御機器を製作するならば、割り込みを用いることは絶対必要です。

本章では割り込み動作の基本的概念と6809MPUの割り込み機能から説明していきます。

1

アドレッシングモード

命令の構成,オペランド ポストバイト

一般にコンピュータの命令語は命令部とオペランド部から成り立っています(図4-1)。命令部は命令の種類を示し、オペランドは命令の対象となるもので、アドレス情報等を与えます。

命令の基本形態は簡単ですが、実際はこの形態のバリエーションが数多く生じます(図4-2)。このような変化は、命令コードとオペランドが図4-2のように変化することで生じます。MPUはおのおの命令の長さを命令コードによって知り、その情報によってオペランドに必要なバイト数だけ取り込みます。オペランドも長さや種類によって変化しますが、そのオペランドの変化を表すのがアドレッシングモードです。アドレッシングが豊富なことは6809MPUの特長の1つです。

例をあげて説明しましょう。たとえば“LDA”というLD命令の場合を考えてみます。

このLD命令は「アキュムレータAに、メモリ内のデータを転送しなさい」という命令です。しかし、そのデータの内容あるいはどここの場所からという記述がありません。すなわち、アドレッシングモードはそのデータの内容あるいはどここの場所からという記述を補う形式といえます。

図4-1 命令語の構成

命令部	オペランド部
・ 命 令 部……インストラクション・コード オペレーション・コード、オペコード	・ オペランド部……オペランド

図4-2 命令語の構成形態

(1) 命令コード(オペコード)の長さが1のとき

- ※1コマが1バイトを表わす
- | | | | |
|-----|-------|--------------------|---------------------------------------|
| (1) | オペコード | オペランド | |
| (2) | オペコード | オペランド | |
| (3) | オペコード | オペランド ^H | オペランド ^L |
| (4) | オペコード | ポストバイト | |
| (5) | オペコード | ポストバイト | オペランド |
| (6) | オペコード | ポストバイト | オペランド ^H オペランド ^L |

(2) 命令コード(オペコード)の長さが2のとき

- | | | | |
|------|--------------------|--------------------|---|
| (7) | オペコード ^H | オペコード ^L | |
| (8) | オペコード ^H | オペコード ^L | オペランド |
| (9) | オペコード ^H | オペコード ^L | オペランド ^H オペランド ^L |
| (10) | オペコード ^H | オペコード ^L | ポスト・バイト |
| (11) | オペコード ^H | オペコード ^L | ポストバイト オペランド |
| (12) | オペコード ^H | オペコード ^L | ポストバイト オペランド ^H オペランド ^L |

アドレッシングモードには6つの種類があります。アドレッシングモードの中にはオペランドの前にある記号で区別しているものもあります。アドレッシングモードと区別するアドレッシングモードの記号は次のようになります。

- ・エクステンデット・アドレッシング → “>”
- ・ダイレクト・アドレッシング → “<”
- ・イミディエイト・アドレッシング → “#”
- ・インヘレント・アドレッシング
- ・インデックス・アドレッシング
- ・リラティブ・アドレッシング

なお、インデックス・アドレッシングについては、さらに複数のタイプがあります。

1.1 アドレッシングモードの種類

アドレッシングモードは6つの種類があります。以下に簡単に説明していきます。

●エクステンデッド・アドレッシング(Extended Addressing)

アドレスの16ビット（2バイト）を直接オペランドに記述するタイプのモードです。エクステンデッドとは「拡張された」という意味で、アドレス値を2バイトで拡張表現するためにこの名前がつけられました。ここではLD（ロード）命令の場合をサンプルとして取り上げて説明してみます。

今、\$1234（\$は16進数のこと）番地に\$56というデータが入っていたとします。そのデータをアキュムレータA（AccAと略す）に格納するための命令は“LDA \$1234”と書いて実行すると、AccAの中には16進数の56が入ります（図4.3）。要するにオペコードのすぐ後にあるオペランドの2バイトが実効アドレスとなり、そのアドレスの中身がAccAに入るわけです。

図4-2の命令語の形態でいうと、③のケースです。

ニーモニック（操作記号）による表現は、


LDA > \$1234

LDA \$1234

LDA > DATA

のように表記します（>は省略可能です）。

図4-3 エクステンデッド・アドレッシング



●ダイレクト・アドレッシング(Direct Addressing)


アドレスの上位8ビットをDP (ダイレクト・ページ・レジスタ) から与え、下位8ビットだけをオペランドで指定するモードです。8080やZ-80にはない6809特有のものです。

6809にはDPという8ビットのレジスタがあり、プログラムによってDPに任意の数値を入れることができます。ダイレクト・アドレッシングは、このDPを利用して16ビットのアドレスを指定できるアドレッシング方式です。


この方式ではエクステンデット・アドレッシングに比べて、命令が1バイトだけ短くてすむので、実行を処理する時間は短くなります。先のエクステンデット・アドレッシングが3バイトのマシン語となるのに対し、このモードでは2バイトのマシン語に変換されます。オペコードの後の1バイトがアドレスの下位バイトになり、DPの内容が上位アドレスとなった2バイトの実効アドレスを参照します。モード例は図4-4 のようになります。

図4-4 ダイレクト・アドレッシング

LDA <\$10の例



(a) DPレジの中身 + \$10 = 実効アドレス
= \$0010



(b) DPレジの中身 + \$10 = 実行アドレス
= \$3110

6800ではDPが強制的に“0”の形態になりますが、6809は64Kの空間にDPを設定します（上位バイトが00～FFまでの間）。このモードにおける\$0000～\$00FFまでの間のゼロページは、主にシステムが使用する形態が一般的です（68系では上位バイトが00のメモリ範囲をゼロページと呼ぶ）。

ニーモニックで表示するときは、

LDA <BuF (BuFは記号番地である)

LDA <\$10

LDA \$10

のように表記します。

“<”記号はダイレクト・アドレッシングであることを表す記号ですが、オペランドが1バイトのときにはこの記号がなくてもダイレクト・アドレッシングと判断します。

●イミディエイト・アドレッシング(Immediate Addressing)

命令コードに続くオペランドの値をデータとして用いるモードです。そのためにアドレスの記述がありません。

定数を扱うときに便利で、オペランドに書いた値はイミディエイトに（即座に）参照できます。オペランドの値そのものがデータとして用いることができるので、速度の向上につながります。データの長さはアキュムレータが8ビットですので、やはり1バイトの長さに限られます。モード例は図4-5のようになります。

ニーモニック表示は、“LDA #\$10”のように表します。“#”はイミディエイトを表す記号です。

図4-5 イミディエイト・アドレッシング

LDA #\$10

オペランド

AccA \$10

オペランドの表記値がそのまま入る。
#はイミディエイト・モードを表す。


● インヘレント・アドレッシング(Inherent Addressing)

オペランドにアドレスの値やデータを持たないで、命令コード1バイトだけで形成されるモードです。オペランドを必要としないのは、CLRAとかCO MBなどの命令を実行するのに必要な情報がオペコードの中に含まれているからです。

命令長は他の命令形式と比べてもっとも短く、実行スピードも速くなっています。モード例は図4-6 のようになります。

図4-6 インヘレント・アドレッシング

CLRAの例



● インデックス・アドレッシング(Indexed Addressing)

この命令語形式は、6809の大きなセールスポイントになっているほどすばらしい機能を持っています。このモードを上手に使えるか使えないかでプログラムのできぐあいが大きく左右されます。

このインデックス・アドレッシングは多くの種類があり、その構成も複雑で、そのすべてを本項で述べることは不可能です。本来ならプログラム例を示しながら解説するべきですが、スペースの関係で、今回はできるだけ簡略にしました。

本書ではこのモードを大きく分けて6種類あります。6種類の形態については次節に譲るとしまして、ここでは新たに使うポストバイトという用語について解説します。このモードで使用するオペコードは、巻末にあるインデックス・モードのオペコード表を使います。さらに表4-1のポストバイトも使用します。

* ポストバイトについて

今まで命令語の形式は図4-7 のいずれかの形式で表されていましたが、ここでは新しくポストバイトという新しい概念を使います。ポストバイトの形式は図4-8 のようになります。

このポストバイトの採用によって、命令の表現法が飛躍的に豊富になります

表4-1 インデクスト・アドレッシングモード用のデータ

タイプ	形 式	ノン・インダイレクト				インダイレクト			
		アセンブ ラ 形 式	ポストバイト ・オペコード	+	+	アセンブ ラ 形 式	ポストバイト ・オペコード	+	+
コンスタント・オフセット	No Offset	, R	1RR00100	0	0	[, R]	1RR10100	3	0
	5 Bit Offset	n, R	0RRnnnnn	1	0	defaults to 8-bit			
	8 Bit Offset	n, R	1RR01000	1	1	[n, R]	1RR11000	4	1
	16 Bit Offset	n, R	1RR01001	4	2	[n, R]	1RR11001	7	2
アキュムレータ・ オフセット	A-Register Offset	A, R	1RR00110	1	0	[A, R]	1RR10110	4	0
	B-Register Offset	B, R	1RR00101	1	0	[B, R]	1RR10101	4	0
	D-Register Offset	D, R	1RR01011	4	0	[D, R]	1RR11011	7	0
自動インクリメント デクリメント	Increment By 1	,R+	1RR00000	2	0	使用不可			
	Increment By 2	,R++	1RR00001	3	0	[,R++]	1RR10001	6	0
	Decrement By 1	, -R	1RR00010	2	0	使用不可			
	DeCrement By 2	, --R	1RR00011	3	0	[, --R]	1RR10011	6	0
プログラム・カウンタ・ リラティブ	8 Bit Offset	n, PCR	1XX01100	1	1	[n, PCR]	1XX11100	4	1
	16 Bit Offset	n, PCR	1XX01101	5	2	[n, PCR]	1XX11101	8	2
エクステンデッドの インダイレクト	—	—	—	—	—	[n]	10011111	5	2

R=X, Y, UあるいはS

RR: 00=X 01=Y 10=U 11=S

X=ドント・ケア

※+〜と+#は付加するサイクル数とバイト数を表す

図4-7 命令話の形式（オペコードが1バイトの場合）

オペコード

オペコード オペランド

オペコード オペランド上位 オペランド下位

図4-8 ポストバイト・オペコードの形式例

オペコード ポストバイト 1つが8ビット構成

オペコード ポストバイト オペランド

オペコード ポストバイト オペランド上位 オペランド下位

表4-2 ポストバイト

(a)

レジスタ名	2進コード
D	0 0 0 0
X	0 0 0 1
Y	0 0 1 0
U	0 0 1 1
S	0 1 0 0
PC	0 1 0 1
A	1 0 0 0
B	1 0 0 1
CC	1 0 1 0
DP	1 0 1 1

(b)

ニーモニック	アドレッシングモード			操作内容	
	レジスタ				
	OP	～	#		
TFR R1, R2	1F	7	2	R1→R2	
EXG R1, R2	1E	8	2	R1↔R2	

が、逆にそれだけ使いこなすようになるには大変です。

ポストバイトは、オペランドと異なり、命令の表現力を豊富にするための補助句です。“TFR A, DP”と書きますと、これは「AレジスタからDPレジスタへ」データを移送することを表しますが、この命令のマシン語を見えますと、1F 8B となっていますが、8Bがポストバイト、1Fがオペコードとなります。

ポストバイトを使う場合は限定されています。TFR, EXG, PSH, PULの4つの命令とその他の命令でインデックス・アドレッシングモードの場合だけになります。

TFR, EXG命令は1つのグループであり、そのポストバイトは表4-2(a)のようになります。この表を用いて“TFR A, DP”をマシン語に変換してみましょう。

TFR命令を命令表で見ると、表4-2(b)のようになっていますから、オペコードは1Fであることがわかります。次に表4-2(a)から、Aレジスタは1000、Dレジスタは1011がそれぞれの表現コードであることがわかります。

結局、マシン語は オペコード 転送元(上位4ビット) 転送先(下位4ビット)

1 F	1000	1011
	↓	↓
	\$ 8	\$ B

より“1F 8B”となります。

● リラティブ・アドレッシング(Relative Addressing)

このアドレッシングの充実が80系CPUと大きく異なる部分です。このモードは前に述べたブランチ命令に使われ、リロケートブルなプログラムの作成ができます。

命令の形式はポストバイトはなく、オペコードとオペランドだけで構成されています。アドレッシングで使用されるアドレスはメモリに1つずつつけられた絶対アドレスを使わないで、その命令から何番地離れているかという相対アドレス値を使います。次のプログラム例を見てみましょう。

アドレス	ニーモニック
\$100	LDA #\$10
\$102	STA \$2000
\$105	JMP \$100

このプログラムは\$100 から配置されていますが、もしこのプログラムを\$200 から配置したいとすると、次のように書き換える必要が生じます。

アドレス	ニーモニック
\$200	LDA #\$10
\$202	STA \$2000
\$205	JMP \$200 ← 書き換えている

しかし、このような方法ではアドレスが変更されるたびにプログラムを書き換えることになり、とても非能率といえます。相対アドレスを採用すればこの面倒な点は解決されます。例を次に示します。

アドレス	ニーモニック
\$100	LDA #\$10
\$102	STA \$2000 \$100 へ飛ぶ
\$105	BRA \$F9

このプログラムを\$200 から配置してみますと、次のようになります。

アドレス	ニーモニック
\$200	LDA #\$10
\$202	LDA \$2000
\$205	BRA \$F9

第4章 □アドレッシング形式と割り込み

プログラムは同じものです。注意することは、BRAの次のオペランドのオフセット値が絶対アドレスでないことです。このオフセット値は、BRAという命令から飛び先が何番地ずれているかを示す数値です。これを求める手順を次に示します（\$100番地から配置されている場合）。

$\$105 + 2 + x = \100 になる x を求めればよいのです（+2するのは、BRAが2バイト命令なので実行後のアドレスは+2されているから）。

$$x = \$100 - \$105 - \$2 = \$100 - \$107 = -\$07$$

-\$07 を2の補数で表現しますと、次のようになります（下位2バイトのみが計算に使われる）。

$$\begin{array}{rcl}
 +\$07 & = & 0000\ 0111 \\
 -\$07 & = & \underbrace{1111}_{\$F}\ \underbrace{1001}_{\$9} \\
 & & \underbrace{\hspace{1.5cm}}_{\$F9}
 \end{array}$$

前の例はブランチ先が元に戻る方向（負の方向）の場合でした。ここでは、ブランチ先が前進方向（正の方向）へ飛ぶ場合の例ではどうでしょうか。次の計算手順を見てみましょう。この例はBRAの飛び先が\$108番地になるような x を求めています。

\$100	LDA	#\$10	
\$102	STA	\$2000	
\$105	BRA	xx	\$108 へ飛びたい
\$107	CLRA		
\$108	LDA	#\$20	

計算してみましょう。

$$\$105 + 2 + x = \$108$$

$$x = \$108 - \$105 - \$2 = \$08 - \$07 = \$01$$

これでオフセットは01となりますので、前のリストは次のようになります。

\$100	LDA	#\$10	
\$102	STA	\$2000	
\$105	BRA	\$01	←オフセット値
\$107	CLRA		
\$108	LDA	#\$20	

これまで説明してきた内容は、ショート・リラティブの例です。ショート・タイプでは

負方向に-128 (\$80)

正方向に+127 (\$7F)

だけ飛ぶことができます。飛び先番地の計算結果のチェックは簡単で、次のようになります。

- ・もし負方向へのオフセット値が00～\$7Fの間の数になったときは誤まり
- ・もし正方向へのオフセット値が\$80～\$FFの間の数になったときは誤まり

以上はショート・リラティブ・アドレッシングの例です。ほとんどのプログラムはショート・リラティブで処理できますが、64Kバイトの中を自由に相対アドレスで飛び回りたいというときはオフセット値を-32768 から+32767 まで拡張したロング・ブランチ・リラティブ・アドレッシングを利用します (L BRA, LBSRのようにLong の意味のLが頭についています)。

1.2 インデックス・モードの種類

これまで述べたアドレッシングはレジスタに対するものだったり、メモリについても固定されたアドレスに対してだけ動作するものでした。したがって複数桁のデータを操作する場合にはとても不便でした。このモードはその問題を一挙に解決します。形態は6種類あります。

(1)オフセットなしインデックスト・アドレッシング

今までオペランドにアドレスの値を書き込んでオペコードに渡していましたが、この命令形態ではアドレスの値を前もってレジスタ (インデックス・レジスタXなど) に渡しておき、そのレジスタを参照することで実行します。

たとえば、“LDA , X”は、Xレジスタの示すアドレスからデータを読み出し、AccA にロードすることを意味します。Xレジスタには前もってアドレス値をロードしておきます。一度Xレジスタにロードしておけば、その後は何回でも使うことができます。ここで、どのレジスタを使うかによって、ポストバイトが活用されます。ニーモニックの記法は次のようになります。


命令コード

定数またはアキュムレータ名

ポインタレジスタ名

図4-9 オフセットなしインデックス・アドレッシング


(a)



RRはレジスタにより次の値をとる

IX=00 IY=01 US=10 SP=11

(b) LDA, X



この形式で、さっきの命令を書き直すと、“LDA , X”と書くことができます。命令形態は図4-9 のようになります。実際に命令を書いてみましょう。

“LDA , X”をマシン語に直してみます。

巻末のオペコードの表中のソースコードLDAのところを、横へ左から右に見ていきます。アドレッシングモードのインデックス・アドレッシングの項でOPはA6になっています。このA6がオペコードです。

次に#の部は2+になっていますが、この+がポストバイトがあることを示します。したがって表4-1 を参照して、ポストバイトを決めます。タイプはコンスタント・オフセットでゼロオフセット、非間接（ノン・インダイレクト）で、ポインタ・レジスタはXなのでポストバイトは次のように構成されます。

1 0 0 0 0 1 0 0

X指定

結局、命令は次のようになります。つまり“\$A6, \$84”の2バイト構成になります。図4-9(b)に実際のデータの流れを示します。

(2)定数オフセット付きインデックスト・アドレッシング

(1) のオフセットなしインデックスト・アドレッシングのところの“0”というオフセットを、ある一定値にしたものがこのモードです。

オフセット値により、

5ビット $-16 \sim +15$

8ビット $-128 \sim +127$

16ビット $-32768 \sim +32767$


という3クラスが指定できます。

注意する点はオフセットが「符号付き2進数」ということで、最上位ビットが符号(0なら正, 1なら負)を表します。5ビットオフセットの場合を図4-10(a)に示します。

ではマシン語を表4-1 から構成してみましょう。表4-1 より、5ビットオフセットの場合に、ポストバイトは“0 R R n n n n”となります。このnnnnnはオフセット値を符号付き2進数で表したもののなので7を2進数で表し“00111”とします。RRはXつまり00ですから、ポストバイトは00000111となります。16進数読みでは\$07です。結局、マシン語は“\$A6 \$07”となります。この

図4-10 定数オフセット付きインデックスト・アドレッシング

LDA 7, Xの例




・RRの値は

IX=00 IY=01 US=10 SP=11 の
値をそれぞれとる。本例では00となる。

・nnnnnの値はオフセット値で5ビットの補数表現であるのでnnnnn=00111となる。

(a) 5ビット・オフセットの例


図4-10 定数オフセット付きインデックス・アドレッシング



(b) 5 ビット・オフセット例



(c) 8 ビット・オフセット例



オフセット値はポストバイトの後の2バイトである。

(d) 16ビット・オフセット例

過程を図4-10(b) に示します。

8ビット・オフセットのときはオペコード、ポストバイト、オフセット値の3バイト構成です。16ビット・オフセットのときはオペコード、ポストバイト、オフセット値上位、オフセット値下位の4バイト構成になります。

8ビット、16ビット・オフセットの構成はそれぞれ図4-10(c)、図4-10(d)のようになります。

(3) アキュムレータ・オフセット付きインデックスト・アドレッシング

(2)のモードのオフセット値は定数でしたが、オフセット値をアキュムレータの内容にしています。ポストバイトはアキュムレータにより異なります。


AccA オフセット 1 R R00110

AccB オフセット 1 R R00101

AccD オフセット 1 R R01011

アキュムレータ・オフセットの場合、AccA、AccBを指定すると8ビットのオフセットと解釈し、Dを指定した場合は16ビットのオフセットとして解釈されます。

たとえば、“LDA A, X”では、AccA 使用時のマシン語は“\$A 6, \$86”となります。このアドレッシングの処理の流れは図4-11のようになります。



(4) 自動増減型インデックスト・アドレッシング

このモードは基本的にはオフセットなしインデックスト・アドレッシングの一種です。

たとえば“LDA , X”で考えてみます。この形式で、実行後または実行前にXの値が+1か-1してくれたら非常に便利になります。6809はこの増減を自動的に実行します。しかも+2,-2もします。ポストバイトにより、モー


ドは次の4種類があります。

- ①実行後+1 1 R R 00000
- ②実行後+2 1 R R 00001
- ③実行前-1 1 R R 00010
- ④実行前-2 1 R R 00011

ニーモニックにより記法とマシン語はそれぞれ、次のようになります。

- ①LDA , X+ \$ A 6, \$ 80
- ②LDA , X++ \$ A 6, \$ 81
- ③LDA , -X \$ A 6, \$ 82
- ④LDA , --X \$ A 6, \$ 83

このアドレッシングの実行例は図4-12のようになります。




(5) PC 相対アドレッシング

PC (プログラム・カウンタ) をポインタとし、2 の補数表現の定数をオフセット値にして加算し、実効アドレスとするモードです。

この形式は、タイトルにあるようにリラティブ (相対) 値をとりますので、位置独立なプログラムを書くときに効果を発揮します。実際にこの命令による

図4-13 プログラム・カウンタ相対アドレッシング

LDA \$1234, PCの例



オフセットを求める。
 $\$1200 + \$03 + \text{オフセット} = \$1234$
 $\therefore \text{オフセット} = \$1234 - \$1203 = \31

データの流れを見てみましょう。

LDA \$1234, PCR

この場合、命令の実行後のPCと目的アドレス\$1234との差(相対値)をオフセットとしたコードを展開します。このニーモニックをマシン語に変換してみましょう。

まず、現在のPCの値を\$1200とします。本命令は8ビット・オフセットの場合3バイト命令ですから、この命令が実行された後でPCの値は\$1203になっていますので、次式からオフセットを求めます(実効アドレスはあくまで\$1234です)。

$$\$1200 + \$3 + x = \$1234$$

$$x = \$1234 - \$1203 = \$31$$

これにより、マシン語は次のような3バイト構成になります。

\$A6, \$8C, \$31


2バイトめの\$8Cは、8ビット・オフセットのPC相対アドレッシング・モード時のポストバイトです(表4-1 参照)。以上の処理の流れは図4-13のようになります。

本例はオフセットが8ビット値で表現できる範囲でしたが、16ビット値のオフセットの場合はどうなるでしょうか。

当然ポストバイトの違いによりこのオフセット値の区別をうけることになるため、図4-14のような命令構成になります。この命令をハンドアセンブルで書こうとすると、相対アドレスの計算が入ってきて大変です。特に16ビット・オフセットの場合はひじょうに面倒になってくるので、やはり本命令はアセンブラにまかせるのが最良でしょう。アセンブラで処理した例を図4-15に示します。この図4-15からマシン語は8ビット・オフセット時は3バイトに、16ビット・

図4-14 オフセット値によるポストバイトの違い

a) 8ビット・オフセットの場合



b) 16ビット・オフセットの場合




図4-15 PC相対アドレッシングにおけるマシン語

PAGE 001 (821201,011346)

					** PCR モード **	サンプリング	**
00010					ORG	\$1200	
00020	1200			8ビット・オフセット時のマシン語	LDA	\$1234,PCR	
00030	1200	A6	8C	31	NOP		
00040	1203	12			LDA	\$2000,PCR	
00050	1204	A6	8D	0DF8	NOP		
00060	1208	12		16ビット・オフセット時のマシン語	END		
00070							

オフセット時には4バイトに展開されているのがおわかりでしょう。またアドレスもそのバイト数分だけ更新されています。もしハンドアセンブルを行うならば、このようにオフセット値の相違による命令構成数の違いや、相対アドレス値の計算をすべてプログラムのほうで認識して設定する必要があります。

(6) 間接アドレッシング

ミニコンとマイコンのアセンブラを比べると、間接アドレッシングに関する命令の豊富さがミニコンのアセンブラの特徴です。逆に、マイコンのMPUは間接アドレッシングの充実よりも、小回りのきいた使いやすい命令の構成に力を注いでいます。しかし、6809は比較的間接アドレッシングが充実したMPUといえるでしょう。

間接アドレッシングについて解説します。一般のアドレッシングでは、オペランドの値をアドレス値としてアドレスの中身を参照しますが、間接アドレッシングで与えられるオペランドの値は、目的とするデータの入っているアドレス（実効アドレス）を示しています。

言い換えると、目的とするアドレスはメモリ中のあるアドレスXに格納し、そのアドレスXをMPUに知らせる形式です。この方式を使用することで、サブルーチンの飛び先をテーブルにして並べ、入力コマンドに相当する処理アドレス先へジャンプする等の場合に大変有効です。ニーモニックによる記法には次のような2つのケースがあります。

① エクステンデット・間接アドレッシング

LDA [\$1234]

② インデクスト・間接アドレッシング

LDA [2, X]

いずれも [] で囲まれたときは間接アドレス（インダイレクト・アドレッシング）を示します。

それぞれエクステンデット・アドレッシング，インデクスト・アドレッシングのときの実効アドレスに従い計算し，その計算結果を目的データの格納されている実効アドレスとする間接指定となります。

2

割り込み動作

**IRQ, NMI, RESET, FIRQ
SWI1, SWI2, SWI3**

割り込み（インタラプト）とは、メインのプログラムが実行されているときに強制的に、別のプログラムの実行をさせる機能です。メインプログラムから見ると、別のプログラムから割り込まれた形になるので、割り込みという表現になるでしょう。

マイクロコンピュータが制御に大幅に導入されてきているのは、この割り込み機能が充実しているからなのです。逆にいうと、割り込み機能のないコンピュータは使いものになりません。本項では割り込み動作についてわかりやすく説明します。

2・1 割り込み機能

68系の割り込み動作は、80系の割り込み動作とは異なります。80系は外部より割り込み命令をデータ・バスに載せるか、CPUの内部で直接ジャンプアドレスを生成する方式ですが、68系は間接アドレス方式をとっています。

この方式は割り込みが生じると、メモリのある番地に書いておいた2バイトのデータを、割り込み処理プログラムの先頭アドレスとみなして実行します。これらの処理手順のアドレスの一覧表をベクトル・アドレスといいます。割り込みの種類とベクトル・アドレスの関係は表4-3 のようになります。

* 外部割り込みと内部割り込み

6809の割り込みを大きく分けると、ハードウェアによるもの、ソフトウェアによるものの2種類に分けられます。MPUの内外という見方から、ハードウェアによる場合を「外部割り込み」、ソフトウェアによるものを「内部割り込み」といいます。

外部割り込みには次の4種類があります。

表4-3 割り込みの種類と割り込みベクトル

優先順位	割り込みの種類	名 称	割り込みベクトル	
1	RESET 割り込み	Reset Interrupt Request	FFFFE	H
			FFFFF	L
2	NMI 割り込み	Non Maskable IRQ	FFFC	H
			FFFD	L
3	SWI 割り込み	Software IRQ	FFFA	H
			FFFB	L
4	FIRQ 割り込み	Fast IRQ	FFF6	H
			FFF7	L
5	IRQ 割り込み	IRQ	FFF8	H
			FFF9	L
6	SWI2 割り込み	Software 2 IRQ	FFF4	H
			FFF5	L
7	SWI3 割り込み	Software 3 IRQ	FFF2	H
			FFF3	L

- ・ IRQ 割り込み
- ・ NMI 割り込み
- ・ RESET 割り込み
- ・ FIRQ 割り込み

また内部割り込みには次の3種類があります。

- ・ SWI 割り込み
- ・ SWI2 割り込み
- ・ SWI3 割り込み


2・2 割り込みの種類

では、各種の割り込み動作を順に説明していきます。それぞれの割り込み動作の違いをしっかりと把握しましょう。


● IRQ 割り込み

IRQによる割り込みは、MPUの $\overline{\text{IRQ}}$ 端子が“L”になると、すぐに割り込み処理に入らないで、19クロック経過してからそれぞれの処理に入ります。そのためMPUが割り込み動作に入るまで $\overline{\text{IRQ}}$ 端子を“L”レベルにしておきます。ただ $\overline{\text{IRQ}}$ がいつまでも“L”になっていると、常に割り込みプログラムの先頭アドレスをフェッチすることを繰り返すので、割り込み処理ルーチンに入ればすぐに割り込み処理プログラムの方で $\overline{\text{IRQ}}$ を元の“H”に戻すよ

図4-16 割り込み信号の性質
(IRQの例)



(NMIの例)




うにします。

●NMI割り込み

NMIは割り込み要求が発生すると、MPUはどんな仕事の最中でも今やっている仕事を止めて割り込みプログラムを実行するように作られています(割り込み要求をマスクできない→ノン・マスクابلの意味がここから生じる)。

MPUがNMI割り込みを認識できるのは、 $\overline{\text{NMI}}$ 端子が立ち下がりエッジで“L”になるからです。一度、NMI割り込み処理を実行してしまうと $\overline{\text{NMI}}$ が一度“H”になった後でないと、再び割り込み処理を実行することはできません。図4-16に割り込み処理の性質を示します。

図4-17 リセット割り込み動作



IRQ割り込みとNMI割り込みの違いを理解しておきましょう。

●RESET割り込み

リセット動作は割り込みの一種です。RESETが“L”レベルになるとFFFE, FFFFのそれぞれがアドレスに出力され、FFFE番地とFFFF番地に（一般にはROMを割り当てる）システムのリスタート・プログラムの先頭番地を割り当てておくことで、システムはリスタート動作を実行します。この動作は6800とは異なり、パワーオン時のみクロックQ、Eが安定するまでRESETを“L”にしておく必要があります。一度立ち上がってからのリセット動作は1クロック以上を“L”にするだけで大丈夫で、6800より大部高速になっています。図4-17に、本機におけるRESET割り込み動作の流れを示します。

この図でわかるように、SBC69は電源ON直後やRESETキーを押した後は必ず\$F200番地から実行します。そのためモニタROMを配置しておけば、モニタROMの内容のプログラムを実行します。

●FI RQ割り込み

IRQ割り込みが19クロックもかかってから処理されるのは、全レジスタをスタックに退避しているためです。しかし、この退避はすべてのレジスタを退

避させる必要がないときは大きな時間の無駄となってしまいます。そこで、CとPCだけを退避して割り込みプログラムへ飛ぶ高速IRQ割り込みが用意されています。

●SWI 割り込み

“Software Interrupt”の名称が示すように、命令で割り込み処理に入れる機能です。

MPUは、このSWI命令（マシン語で3F）に出会うと、全部のレジスタをセーブしてFFFA番地とFFFB番地の内容を先頭とする割り込みプログラムに飛びます。とくにモニタ動作における1ステップ動作時のレジスタ表示等のデバッグ機能に効果を発揮します。6809には、このほかにSWI 2、SWI 3の割り込み命令があります。

2.3 割り込みからの復帰

割り込み要求が発生すると、MPUはレジスタに格納されているデータの全部または一部をスタックにセーブしてから割り込み処理を実行しますが、割り込み処理が終わってもそのままメインプログラムには戻りません。

割り込み処理が終了したら、スタックに保存（＝セーブ）していた各レジスタの中身を元に戻してから、メインに戻る必要があります(図4-18)。その処理を行うのがRTI命令になります。

図4-18 割り込み時のレジスタの保持





図4-19 CCレジスタ



FIRQマスク

エンタイアフラグ

E = 1 全レジスタ退避されている。

E = 0 PCとCCRのみ退避されている。

レジスタを戻すときには、全部を戻すのか一部を戻すのかを知る目印が必要です。この目印すなわちフラグに相当するのがCCのEフラグです（図4-19）。

CCの7ビットめが“1”であれば、全レジスタが退避されていますので、RTI命令のときに全レジスタを復帰させます。また“0”であれば、PCとCCだけを復帰させます。このRTIの処理は、MPU側が自動的に実行します。

Chapter Five

回 路 設 計

5

本章では、第2章までに学んだ基本事項をベースにして、具体的なワンボード・マイクロコンピュータの設計を行っていきます。

市販のパーソナルコンピュータを購入した学習形態では絶対に経験できない分野がこれから学習していく部分です。自分で回路を組み、理解していくわけですから、全体の大きな回路も、実は小さな基本回路の集まりであるということが理解できるでしょう。

一度SBC69を製作した後は、自分なりに設計し直したり、アレンジしたり拡張して、さらに高機能のコンピュータへ発展させていくことも夢ではありません。

たくさんの事項が出てきますが、あせらないで一つ一つじっくりと、自分が設計するつもりで進んでいてください。

設計の基本方針

使用形態,支援ソフト,アドレスマップ

1・1 SBC69の基本仕様

まず、製作するコンピュータに名前をつけましょう。“シングルボード・コンピュータ6809”の頭文字をとって「SBC69」と名付けましょう。

さて、名前が決まったら、次にこのコンピュータが備える仕様を決めていきます。製作するマイコンの主な仕様は次のようになります。

- | | | | |
|-----------------|----------------|-----------------|-------------------------|
| ・MPU | 68A09 | 8ビット | 1メガヘルツクロック |
| ・メモリ | RAM領域 | 6264スタティックRAM使用 | 8 Kバイト |
| | ROM領域 | 2732×2 | ①ブートストラップ用 4 Kバイト |
| | | | ②モニタプログラム記憶用 4 Kバイト・I/O |
| | P I A (6821A) | | 16進キーボード・ドライブ用 |
| | A C I A (6850) | | ホストCPUからのデータ転送用 |
| ・直列信号 | 転送スピード | | 300 ボー～9600ボーまで選択 |
| ・動作状況チェック用モニタ機構 | | | L E Dにより指示表示 |
| ・データ出力表示 | | | 7セグメントL E Dにより表示 |

1.2 設計思想

マイコンを製作するときのもっとも大事な決定事項はメモリマップ（メモリ配置）です。いったんメモリマップを決めてしまえば、ソフトの関係上あとから変更することは容易ではありません。そこでSBC69の設計では、設計思想を次のように考えました。

- ① ホストMPU（今回は富士通FM-8、FM-7にした）のメモリ配置と同一にする。こうすることで、FM-7で走っていたI/O用機器がすべて接続可能

- になるし、開発においてもホストMPUのアセンブラがフルに活用できる
- ② アドレスはできるだけフルデコードして、イメージをなるべく作らない
 - ③ ほかのMPUマシンもホストにできるように、できるだけ拡張用端子に特殊な信号線を引き出さない

以上の思想をベースにして設計を進めていきましたので、SBC69は「山椒は小粒でもピリッと辛い」小回りがきくマシンに仕上がりました。単独で使用する狭い範囲の自作ワンボード・マイコンではなく、ホストマシンのエミュレータ用にも使えるなど、幅広い応用に使うことができます。

1.3 使用形態

このワンボード・マイコンを使用するときの形態について考えてみましょう。使用形態には一般的に次の2つの方法があります。

①16進キーで直接メモリ入力する

②16進キーでホストコンピュータを使って 間接メモリ入力する

①は、今までのワンボード・マイコンで行われてきた16進キーから直接メモリにマシン語で入力してから実行する形態です。

この形態は、マシン語を直接キーからメモリに打ち込むわけですが、実際やってみると1Kバイトのデータを入力するのでさえも、相当な負担です。私も昔、ワンボード・マイコンでプログラムを開発していた頃、4Kバイトを入力するのに大変苦労した苦い思い出が数多くあります。

この経験から、今回は①の使用形態を用いず、②の使用形態で行います。


図5-1はステッピングモータを回転させる実験を行う例です。この実験例を使って②の動作内容を説明することにしましょう。

*使用形態の動作

16進キーは、ホストマシンからのデータの転送開始の指令と、転送されてきたプログラムに実行する命令を与えるときにのみ使います。ユーザはホストマシン上においてソース・プログラム（アセンブリ言語で書かれたプログラム）を作り、オブジェクト・プログラム（マシン語で書かれたプログラム）に直します。そしてこのプログラムをSBC69に転送し、SBC69のメモリに格納してから16進キーでGO命令を与え、ステッピングモータが回転します。

②の動作形態の特徴を表5-1に示します。

図5-1 使用形態と支援ソフト



ホストマシンは、直列転送用ポートを備えていてMPUに6809を使用しているコンピュータならどれでも構いませんが、ここではFM-7, FM-8クラスのコンピュータを使用しました。

表5-1 使用形態の特徴

特 長	欠 点
<ul style="list-style-type: none"> ・ホストマシンでアセンブラ等を使ながらプログラムの開発が可能 ・ホストマシンをデバッグとして代用しデバッグ作業ができる。 ・プログラムの開発が非常に短縮できる ・ホストマシンの開発用資源がすべて使える 	<ul style="list-style-type: none"> ・直接マシンを動かし、プログラムを実行させたという満足感が少ない ・ホストマシンの方に開発用のツールが充実していることが必要 ・マシン語のみでワンボード・コンピューを操作するよりも広範囲の知識が要求される

1・4 SBC69のメモリマップ


SBC69のメモリ容量はどのくらいになるのでしょうか。SBC69の心臓であるMC6809は8ビットですから、全メモリ空間は64Kバイトになります。この限られたメモリ空間で、ROM、RAM、I/O用LSIのメモリの配置を考えなければなりません。メモリマップ（配置図）を図5-2に示します。

同図を見ればわかるように、メモリマップには空き領域があります。この領域はボード上のアドレスデコーダを変更すれば自由に使えます。ワンボード・マイコンとして使用するには、本機のメモリ容量でじゅうぶんです。

* I/O 領域は主記憶エリアの中

80系のコンピュータを使用してきた人に奇妙に映るのがI/O領域です。実

図5-2 メモリマップ



は、68系では80系のように主記憶エリアとは別のI/O専用ポートを持っていません。入出力機器もメモリの一部として主記憶エリアの中に確保する方式を採用しています。I/O領域は、MPUと入出力装置との間データのやりとりのために割り当てられているメモリです。

68系の方式はメモリを消費しますが、メモリに対する強力な種々の命令がI/O領域でも使えますので、80系のIN、OUT命令だけの入出力処理よりもはるかに高機能な入出力用プログラムを書くことができます。

1.5 I/O領域のアドレスマップ

コンピュータの入出力装置のことを一般にI/O (Input/Output) と呼びます。I/Oは人間とコンピュータのコミュニケーションにとって必要なものです。たとえMPUがプログラムを実行しても、I/Oがないとディスプレイに表示することも、プリンタに打ち出すこともできません。

メモリ64Kバイトの中にあるアドレス空間には、MPUと入出力装置とのデータのやりとりをする空間が設けられています。その空間がI/O領域です。I/O (入出力) 領域は図5-3 (次ページ) のようになります。割り付けはFM-7、FM-8のコンピュータと同一になっています。図中の\$FD00から\$FDFFまでがSBC69のI/O専用のメモリ領域です。

I/O領域を占めている素子には3つの素子があります。PIA、ACIA、PTMの素子です。

これらのI/O素子の働きを以下に簡単に説明します。

* PIA (Peripheral Interface Adapter)

PIAの#1は、SBC69のシステム用ROMの中のモニタによって使用されます。ユーザにはPIAの#2の方を開放していますので、PIAの#2にLEDやモータ等を接続して制御します。

* ACIA (Asynchronous Communications Interface Adapter)

ACIAは、SBC69本体のデータを取り込む大事な機能を受け持ちます。ホストコンピュータの直列信号出力ポートと連結して使用します。

* PTM (Programmable Timer Module)

SBC69では拡張I/Oボードを後で準備しますが、PTMはそのときに使用し、タイマ割り込みに関する部分の機能を受け持ちます。

2

SBC69の全体回路 MPU, バッファ, リセット アドレスデコーダ, メモリ

* SBC69の全回路

図5-4にSBC69ワンボード・コンピュータの全回路を示します。ここでは、この回路図をもとにして各部の動作を説明していきます。

2・1 MPU回路

* 水晶振動子は4MHz

MPUは第2章で述べたようにMC6809Eではなく、6809です。6809は内部に発振回路を持っているので、6809のXTAL端子とEXTAL端子に水晶振動子を接続するだけで発振します。6800と比べると、ずいぶん楽になりました。ただ内部で1/4に分周されるので、クロック周波数の4倍の振動子を接続しなければなりません。本機では、システムクロックを1MHzにしたため、4MHzの水晶振動子を接続します。

* MPUチップ


MPUチップの端子は、最短距離で結線しないと不安定な動作をします。22PFのコンデンサはセラミック・コンデンサでじゅうぶんです。また使わない端子は開放にしておかないで、すべてプルアップしておきます。


図5-5に発振周波数とCの関係を、図5-6に要求されるシステムクロックE、Qの波形を示します。

2・2 バッファ回路

本機はMPUと周辺のチップ間は直結しないで、間にすべてバッファを入れてから拡張しています。バッファは弱いデジタル信号の電流を増強するために使われます。バッファ回路をブロック図にして図5-7に示します。また、バス・

図5-4 SBC69の全体回路





- ・TTL ICは全てLSタイプ
- ・論理は正論理で示している

column


コ・ラ・ム

プルアップ抵抗


TTL ICなどで出力側に多数のIC入力端子を接続したり、負荷を接続したりすると、出力レベルが+5Vの値からどんどん減少していき、ついには“1”か“0”かの判定が困難になります。このようなとき外部から、その出力端子に電源を供給して出力をHレベルに強制的に上昇させます。この電源供給用に使用する抵抗をプルアップ抵抗といいます。

図は、プルアップ抵抗の使用例です。なお、この逆の動きもさせることができますが、この場合にはプルダウンするといいます。

(a) 一般的例



(b) オープンコレクタICの場合



(c) スイッチの場合




図5-5 発振周波数とCの関係

Y1	Cin	Cout
8 MHz	18 pF	18 pF
6 MHz	20 pF	20 pF
4 MHz	24 pF	24 pF




図5-6 必要なシステムクロックの波形





図5-7 バッファ回路のブロック図




バッファの全体回路は図5-8のようになります。

*** バス・バッファ**

バスには、アドレスがやりとりされるアドレス・バス、データがやりとりされるデータ・バス、それに信号がやりとりされるコントロール・バスの3種類があります。このうちデータ・バスはIN, OUTの双方向性がありますが、アドレス・バスはアドレス値をMPUから周辺に向かうOUT信号だけの一方方向バスです。

図5-8 バッファ回路の全体図



コントロール・バス上の信号はMPUにとってINになる信号とOUTになる信号の両方がありますが、本機では回路を簡単にするために、MPUにとってOUTになる側の信号だけをバッファリングすることにしました。

では、MPUとバッファ回路をどのように制御したらよいか、各々の場合について考えてみましょう。

●アドレス・バス・バッファ回路

MPUのチップ端子にBA、BSという端子があることを思い出してください（2章P48）。BAが“1”のときはMPUが停止状態であり、BAが“0”のときはMPUが走行状態であることを示します。またアドレス値とBAの値は同時に立ち上がりますから、この信号によりバッファの切り換えができるわけです。

バッファ回路用として使用できるICは74LS244です。図5-9に74LS244の信号伝送方向の切り換え状況を示します。またBA信号によるドライブ回路は図5-10のようになります。

74LS244は1個の中に8素子が組み込まれているので、アドレス・バッファとしては2個必要です。74LS244の内部結線を図5-11に示します。

図5-9 アドレス・バッファ回路






図5-10 BA信号によるドライブ回路



BA	MPU状態	信号の向き
H	停止	断
L	走行(通常)	A → Y

図5-11 バッファ74LS244



Octal 3-State Bus Buffers

●データ・バス・バッファ回路

アドレス・バスは信号がMPUから周辺素子へ流れる単一方向なので回路は簡単でしたが、データ・バスの信号はMPUに入ってくる入力信号、MPUから出ていく出力信号の2つの方向を持っているので、その制御回路は少し複雑になります。そのためデータ・バスの制御では、次の2つの事柄が重要な要素になります。①いつバッファを開いて信号を流すか、②入力、出力の切り換えはどこで行うかの2つです。

①の条件を理解するために、図5-12、図5-13を見てください。この2つの図

図5-12 6809のリード時のタイミング





図5-13 6809のライト時のタイミング




は6809におけるデータのリード（入力）とライト（出力）のときのタイミング図です。

このタイミング図からわかることは、すべての信号がクロックEとQのタイミングに同期して動き、E信号の“H”の範囲でアドレスが確定することです。この区間バッファを開くために、E信号を反転して74LS245のG端子に接続すれば、①の条件は満足します。


タイミング図のR/ \overline{W} を見てください。データをMPUが入力（読み込み）するときはR/ \overline{W} 端子が“H”になり、MPUがデータを出力（書き込み）するときはR/ \overline{W} が“L”になっています。したがって②の条件を満足するためには、R/ \overline{W} 端子を74LS245のDIR端子に接続すれば74LS245の信号の流れる方向を反転できます。ここの部分の説明を図5-14に示します。


図5-14 74LS245の方向切り換え

読み込み時



書き込み時





また図5-15は74LS245の内部配置の様子です。

●コントロール・バス・バッファ回路

コントロール・バスにはMPUから周辺素子に向かう信号と、周辺素子からMPUに向かう信号の2種類があります。本来なら、すべてコントロール・バスもバッファを通しますが、両方向用のバッファを用意すると基板のスペースあるいは回路的にみても複雑な配線になります。そこで今回は必要最小限の信号のみバッファを通すことに決め、ここではE、Q、R/ \overline{W} 、BA、BSをバッファすることだけにとどめました。

2.3 リセット回路

マイクロプロセッサではリセットも一種の割り込みになっています。この信号がONになると、必ずMPUはメモリ上のある特定番地に飛ぶように作られています。したがって、システムを初期化して立ち上げるルーチンをこの番地に書いておけば、リセットが働くとシステムは必ず初期状態に戻り、再起動します。

このように、リセット回路はシステムを確実に立ち上げ、また暴走状態になったときには確実に安定な初期状態を取り戻す大切な役目を持っています。本機では図5-16に示すようなCの充放電による方式にしました。


* Cの充放電方式とは

スイッチを押すことでRESETは“L”になり、スイッチを離すことでC

が徐々に+5V側に充電されていき、やがて+4V以上では定常状態に入っていきます。リセットの場合“H”レベルは4V以上と規定されているので、実際は全体回路図で示しているように1KΩでプルアップしておくのが確実です。

図5-16のDiはCの放電を早めるために必要な端子です。Diがなければ、一度電源を切った場合再び電源を入れ直すまでの時間が必要です。

図5-16 パワー・オン・リセット回路



Di：パワーオフ時の放電を早めるため

2・4 アドレスデコード回路

アドレスデコード回路は、MPUに接続する1つ1つの入出力(I/O)LSIやメモリ等の素子に番地(アドレス)を与えて、MPUがそれらの素子をアドレスで呼べるようにします。とても大事な部分ですから、アドレスの割り付けが1番地でもずれてしまえば絶対に動作しません。入出力素子もすべてメモリの一部とみる68系MPUではとくに重要な回路です。このへんの関係を図5-17に示します。

(1) アドレスデコードと素子選択の関係

では、アドレスを与えることによってMPUはどのように素子を選ぶのでしょうか。

I/O素子には必ずチップ・セクタという端子があります。図5-18のPIAの場合には CS_0 、 CS_1 、 $\overline{CS_2}$ というように3種類があります。端子 CS_0 は1に、 CS_1 も1に、 $\overline{CS_2}$ は0にそれぞれ接続すると、PIAがMPUに選んでもらえる条件が1つできます。

このように、選択素子のチップ・セレクトCS端子の条件にあった値(CS

図5-17 I/O素子もメモリと同格





図5-18 チップ・セレクトによる素子選択



素子名	IC名	割り付けアドレス
RAM	6264	0000 ~ 1FFFF
ROM I	2732	F000 ~ F7FFF
ROM II	2732	FE00 ~ FFFFF
PIA	6821	FDF8 ~ FDFB
ACIA	6850	FDE0 ~ FDE1

表5-2
素子と割り付け
アドレス値の関係

は1, \overline{CS} は0)を与えれば、素子が選択されます。

(2) 素子と割り付けアドレス

表5-2に、実際の素子と割り付けられるアドレスを示します。この表にある範囲のアドレスが指定されたときに素子が選択されるように回路を工夫します。

図5-19 (1) (2) (3)にアドレス値によるデコード回路の基本図を示します。

ACIAのときに A_3 の線はどこにも接続されていないため、 A_3 は“1”でも“0”でもよいことになります。したがってACIAを選択できるアドレスはFDE0, FDE1番地だけでなくFDE8, FDE9でも構いません。


このように、アドレス・デコードの手抜きのために生じる規定外のアドレスをイメージ・アドレスといいます。今回はFDE8, FDE9がイメージ・アドレスです。

(3) デコード回路の全体構成

具体的なデコード回路は前項で示しましたが、みなさんの中にはなぜこんな複雑な回路にしたのかと疑問を持つ人がいると思います。すべてFM-7, FM-8の汎用コンピュータと同じアドレス割り付けにしたためにこのようになりました。組み込みワンボード・マイコンのようにアドレス・デコード域を自由に設定するときは74139等を使って能率的で部品類が少ない回路構成ができます。

図5-19 素子とデコーダ回路

1. RAM



2. ROM I (モニタROM)





図5-19のつづき

3. ROM II (ブートストラップ用ROM)



4. PIA (システム用)





図5-19のつづき

5. ACIA



A₃を接続しないためA₃は1, 0のどちらでもACIAは選択されることになる
イメージアドレスの発生

2・5 メモリ回路

本機に使用されているメモリ素子はRAMとROMに分けられます。2つのメモリ回路は次のような構成になっています。

●RAM6264

6264はスタティックRAMです。64Kビットの記憶容量と、8Kバイトの記憶エリアがあります。ダイナミックRAMのようなリフレッシュ操作はありませんので、非常に使いやすい素子です。またリセットをかけてもデータは保存されるので大変便利です。図5-20に6264のピン接続を示します。

*RAM6264のアクセス法

6264のアクセス回路は図5-21のようになります。6264のチップを選択し、データの入出力動作をさせる端子は \overline{CS} と \overline{WE} 、 \overline{OE} の3つです(図5-22)。

*アクセスタイムとタイミング

スタティックRAMのようなメモリが、データのやりとりをするときに大切なことはアクセスタイムです。

図5-12、図5-13に示したリード、ライトのタイミングでは、I/Oと同じようにメモリもデータの読み書きをします。6809は80系と異なりクロックに同期した同期バス方式ですから、MPUがメモリとやりとりするときのタイミングは決まっています。

リードのとき、Eの立ち下がりでマシンサイクルが始まり、 $t_{AD} + t_{ACC}$ 時間のあとでデータが確定し、MPUはデータを読み込みます。ですから、 t_{ACC} (アクセスタイム)は重要です。 t_{ACC} が大きいと、データが準備されなくてもMPUは読み込みを始め、間違ったデータでもリードしてしまいます。アクセスタイムはじゅうぶんに気を付けましょう(図5-23)。

図5-20 RAM6264のピン配置




図5-21 RAM6264のチップ・セレクト端子




図5-22 WR, OEの役割

CS	OE	WE	モード
H	X	X	非選択
L	L	H	選択・リード
L	H	L	選択・ライト
L	L	L	選択・ライト

本機採用モード


(XはH, Lどちらでもよいことを示す)

●ROM2732

電源が切れた状態でもデータを保存するためには必ずROM (Read Only Memory)が必要になります。今回、使用した素子は2732と呼ばれる32Kビット (4 Kバイト) のEPROM (紫外線でデータを消去できるROM) です。本機ではこのROMを2個使用しています。

1個はシステムの立ち上げ用のブート用、もう1個はシステムを駆動するモニタプログラムの記憶用です。2つのROMはアドレス割り付けの値が異なり

図5-23 6264におけるデータのリードタイミング




ますが、アクセス法は同じですので、両方一緒に説明します。

* \overline{CE} , \overline{OE} の役割

ROM2732のピン接続図は図5-24のようになります。チップの選択をする端子は \overline{CE} , \overline{OE} です。

ROMは1個の素子が2つの動作モードを行います。1つはMPUがROMのデータを読むようにする「リード動作モード」、もう1つはROMの中にデータを書き込み記憶させる「ライト動作モード」

図5-24 ROM2732のピン配置



です。この動作の切り換えをする端子が \overline{CE} 、 \overline{OE} です。その動作を表5-3に示します。


本書“SBC69の製作”では、ROMへのデータの書き込みを行いません(2巻の「ROMの焼き方」で詳しく述べる)。とりあえずリード動作モードだけでよいので、 \overline{CE} 、 \overline{OE}/V_{pp} の両端子を“L”にして動作させます。図5-25はROM2732をアクセスする回路です。

ピン名	\overline{CE}	\overline{OE}/V_{pp}
読み込みリード	L	L
書き込み	T	+25 V

表5-3
2732の \overline{CE} 、 \overline{OE} の機能

※書き込みモードはSBC69本体上のROMでは使用しない

図5-25 ROMアクセス回路



Chapter Six

I/Oデバイス設計

6

SBC69はI/OデバイスにPIAを1個、ACIAを1個使用しています。PIAは16進キーボードの接続用、ACIAはホストコンピュータとのデータ通信用のために使います。

I/Oデバイスはわたしたち人間にとってコンピュータと会話をするためにもっとも重要な部分です。この部分が使いやすくなければコンピュータの機能をじゅうぶんに引き出すことはできません。

ここではI/Oデバイスを、回路にどのように組み込んだらよいかということについて解説します。

1

SBC69のI/Oデバイス回路

PIAとACIAの接続方法

SBC69は、I/O デバイスにPIAを1個、ACIAを1個使用しています。PIAは16進キーボードの接続用、ACIAはホストコンピュータとのデータ通信用のために使用します。ここではI/O デバイスを、回路にどのように組み込んだらよいかということについて解説します。

1・1 PIAの接続

PIAはモトローラ系8ビットMPUファミリの代表的LSIです。機能は優れていますが、しかし使い方はそれだけ難しいといえます。PIAにはMC6821を使います(図6-1)。

本機ではPIAの割り込み機能を活用して、キーボードとMPUとの間のデ

図6-1 PIAのピン配置



ータのやりとりをすべて割り込みで処理しています。

P I Aの特徴は、割り込みに対する対応力が高いことです。P I Aのペリフェラル・インターフェース・レジスタに入ってくる信号により容易に割り込みを発生させ、M P Uに割り込み信号が発生したことを知らせます。

* P I Aの接続回路

M P Uと16進キーボードの接続関係を図6-2のように設定しました。図のように、機能を設定してP I Aを動作させるためには各ピンをどのように接続すればよいでしょうか。

P I AはAポート側とBポート側の2ポートがありますので、この2つをうまく使い分けるのがP I Aを使用するときのコツです。各ピンの接続を図6-3に示します。

同図においてR S₀、R S₁という端子に、アドレスのA₀とA₁がそれぞれ接続されていますが、これはP I A内部のレジスタの選択用に用います。R S₀、R S₁の値と内部レジスタの選択は表6-1のようになります。

ここで気づくことは、ペリフェラル・インターフェース・レジスタとデータ方向レジスタが同じ値のR S₀、R S₁により選択されていることです。これはミスプリントではなく、モトローラのI Cの特徴です。できるだけ少ないアドレス値で、多くのレジスタが選択できるようになっています。詳しくは「7章のP I Aのプログラミング」で説明します。

回路においてR S₀、R S₁にアドレスA₀、A₁を接続すると、表6-2の関係によりアドレスを指定すれば、希望するレジスタが選択されます。

* 割り込みについて

P I Aには前に述べたように、16進キーボードと発光7セグメントL E Dが

R S ₁	R S ₀	選択されるレジスタ
0	0	ペリフェラル・インターフェース・レジスタA
0	0	データ方向レジスタA
0	1	コントロール・レジスタA
1	0	ペリフェラル・インターフェース・レジスタB
1	0	データ方向レジスタB
1	1	コントロール・レジスタB

表6-1
R S₀、R S₁による
内部レジスタの選択

図6-2 MPUと16進キーボードの関係




図6-3 PIA各ピンの接続




表6-2 アドレスとレジスタの選択

割り付け番地	2進数による番地表現								RS ₁ (A ₁)	RS ₀ (A ₀)	選択レジスタ名
	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀			
\$FD FC	1	1	1	1	1	1	0	0	0	0	ペリフェラル・インターフェース・レジスタ A
\$FD FC	1	1	1	1	1	1	0	0	0	0	データ方向レジスタ A
\$FD FD	1	1	1	1	1	1	0	1	0	1	コントロール・レジスタ A
\$FD FE	1	1	1	1	1	1	1	0	1	0	ペリフェラル・インターフェース・レジスタ B
\$FD FE	1	1	1	1	1	1	1	0	1	0	データ方向レジスタ B
\$FD FF	1	1	1	1	1	1	1	1	1	1	コントロール・レジスタ B

※番地はFD FC～FD FFまで。上位バイトの\$FDは共通のため、下位の\$FC～\$FFに対しての表現

接続されています。そのうちキーボードを押したときのデータはAポートを通してMPUに伝送され、一方では**ストロブ信号**になってPIAのCA₁に伝わります。この信号の立ち上がりエッジで、PIAの $\overline{\text{IRQA}}$ が“L”になって信号が $\overline{\text{FIRQ}}$ に伝わり、その結果MPUに割り込みを発生させます。

このためPIAの $\overline{\text{IRQA}}$ 、 $\overline{\text{IRQB}}$ はMPUの $\overline{\text{IRQ}}$ へ接続しています($\overline{\text{IRQB}}$ はBポートから割り込みを発生させたい場合も想定してA、B側を並列に接続している)。

1.2 ACIAの接続

ACIAにはMC6850を使います(図6-4)。80系の8251に相当し、直列信号の伝送に使用するLSIです。

本機SBC69では、プログラムの開発は別のホストマシンを用いて実行することは5章で説明しましたが、ホストマシンで作成したオブジェクト・プログラム(マシン語に変換されたプログラム)をSBC69に伝送するときは、このLSIを通して直列データの非同期通信方式で行います。

市販の製品(コンピュータ以外の)でも、たくさん使用されている汎用性の高いLSIです。80系の8251とは違って、使い方はすっかりしています。

* ACIA接続回路

図6-5に、SBC69における6850とホストマシンとの配置関係を示します。ホストマシンのRS232Cポートから直列伝送ケーブル(実質は2本のみ)により、SBC69の直列信号受信用コネクタ(DB25使用)を通して、6850のデータ受信用端子RXDにデータを導きます。

column

コ・ラ・ム

ストロブ信号

システム A からシステム B に信号を転送するときを考えてみましょう。


たとえば、システム A のほうでデータを準備してシステム B に信号を出力したとします。しかし、システム B 側のほうではいつデータがくるのかを知る手がかりがないので、データがくるまで待ち続けなければなりません。これではシステム B はほかの仕事が何もできなくなってしまいます。

しかし、もしシステム A 側がデータを出力するときにシステム B 側のほうに“データを送ったよ”という合図を、データとは別の信号として送ってやればどうでしょうか。そうすればシステム B 側ではこの合図を待っていればよいだけになるのではありませんか。合図がないときにはシステム B は別の仕事をしていればよいわけです（システム B はこの合図を割り込みとして受け取る）。

このようにデータを出力したという合図の信号をストロブ信号 (strobe) といいます。セントロニクスタイプのプリンタポートにおけるストロブ信号とほかの信号とのやりとりを下図に示します。

この図の場合の信号のやりとりは次のようになります。

- ① BUSY が“L”になるのを待つ（“H”のとき印字中である）
- ② 8 ビットのデータを出力ポートにセットする。
- ③ STROBE を“L”にして $1\text{ M}\mu$ 後に“H”に戻す
- ④ 次の文字を印字するときは①に戻る



第6章 □ I/Oデバイス設計

ここまでの信号は直列信号ですが、6850を用いて並列信号に変換してメモリ内に格納していきます。このような機能を実行できる回路は図6-6 のようになります。

図6-4 6850のピン配置




図6-5 6850の配置関係





図6-6 6850のドライブ回路



* レジスタの選択

R Sは Register Select の略ですが、その名称のとおり6850の内部レジスタを選択するときには使用する端子です。6850は表6-3のように、内部レジスタが2つあります。

ステータス・レジスタとコントロール・レジスタ、受信データ・レジスタと送信データ・レジスタは同一アドレスに割り当てられています。それぞれのレジスタを区別する役目をするのがR/W端子です。

ステータス・レジスタとコントロール・レジスタは、リードのときがステータスで、ライトのときがコントロールと分けると、1つのアドレスで2つのレ

R/W \ RS	RS = 0	RS = 1
1 (リード)	ステータス・レジスタ	受信データ・レジスタ
0 (ライト)	コントロール・レジスタ	送信データ・レジスタ

表6-3
6850の内部レジスタ

レジスタを選別できます。受信データ・レジスタと送信データ・レジスタの場合も同じです。

またRS端子にはアドレス線のA₀が接続されています。そこで割り付けアドレスをFDE 0、FDE 1とすると、次の関係により、FDE 0のときはRS = 0、FDE 1のときはRS = 1になります。

A₁₅A₁₄A₁₃A₁₂ A₁₁A₁₀A₉A₈ A₇A₆A₅A₄ A₃A₂A₁A₀ RSに接続している

FDE 0 番地 1 1 1 1 1 1 0 1 1 1 1 0 0 0 0 0→ RS = 0

FDE 1 番地 1 1 1 1 1 1 0 1 1 1 1 0 0 0 0 1→ RS = 1

以上の関係を表6-4にまとめます。このようにRS端子とR/ \overline{W} 端子を用いることで、6850の内部レジスタは選択されます。

割り付けアドレス			
		FDE 0 番地	FDE 1 番地
RS端子	R/W端子	RS = 0	RS = 1
	R/W = 1	ステータス・レジスタ	受信データ・レジスタ
	R/W = 0	コントロール・レジスタ	送信データ・レジスタ
			動作モード
			リード
			ライト

表6-4
6850内部レジスタの選択

2

入出力機器

データの入力方法と出力表示

コンピュータではMPUが頭脳に相当する働きを示しますが、頭だけでは人間は生きていけません。やはり手や足があってはじめて、人間として行動できます。同じようにコンピュータにおいても、MPUだけでは満足な仕事できません。人間の手足の代わりである入出力用の機器があってこそ有効な動作ができるわけです。

ここではデータの入力、出力の方法から、それぞれの入出力の機器にまで詳しく解説していきます。

2.1 データの入力方法

コンピュータを作るときにまっ先に考えなければならないことは、何を使って、どのように、どんなタイミングで、データを入力するかということです。SBC69では、2つの入力方法をとりました。

①16進キーボードから入力する

②直列信号用ポートから入力する

では、この2つの方法から説明していきます。


16進キーボードからの入力

一番オーソドックスなタイプがこの方式でしょう。回路的に簡単な方式では、昔のミニコンのように、スイッチを16個並べて2進値で入力する方法もありますが、現在では非実用的です。やはり一番わかりやすい手法は、この16進キーボードから入力する方法です。

今回使用した16進キーボードは、中古のキーボードを改造して使いました。写真6-1 は使用するキーボードの外観です。

なお、このキーボードは、“初歩のデジタル回路シリーズ”の4巻『Z-80実用マイコン製作』で製作したキーボードの仕様とあまり変わらないように工夫しています。そのため、第 Z-80ワンボード・コンピュータを作られた方はちょっと改造をすることで、本機に合うキーボードに転用することができます。

写真6-1 16進キーボード



*キー構成

キーはデータを入力するデータ用キーと、コンピュータを制御するコントロール用のキーの2種類が必要です。

データ用キーは16進数で入力するのですから、0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,Fの16個のキーとします。コントロール用キーは多い方がよいのですが、「初歩のデジタル回路シリーズ」4巻で作ったキーボードと同じ仕様にするために、キーの数は4個にします。4巻ではADRS, STORE, GO, INCの4個です。コントロール用キーは限定したわけですが、シリアルポートからの入力用としてLOAD用キーも必要です。しかし、この仕様だとキーが1つ多くなってしまいますから、データやアドレス入力のルーチンを工夫することにして、4巻のキーボードからINCキーを省きました。したがってコントロール用キーはADRS, STORE, GO, LOADの4個になりました。

*キーボード入力回路のブロック図

キーボードのブロック図は図6-7 のようになります。キーを1個押すたびにエンコード用ICが、どのキーが押されたかを判断して特定のコードに変換します。そして出力端子に出力すると同時にDA端子(Data Available)が“H”になります。この信号の立ち上がりをストローブ信号としてPIAがキーインの判定に使用します。この部分のタイミングは図6-8 のようになります。

では、どんなデータがエンコード出力から出てくるのでしょうか。エンコード出力値の内容を表6-5に示します。見てわかるとおり、出力値は2進数の値となって出力されています。なお、表にあるキーポジションとは図6-9で示すキーの位置を指します。

本回路では、ストローブ信号の処理はDA端子を直接接続しただけの簡単な

ものです。68系の6821の使いやすいいところといえましょう。ただ6821の割り込み検知が立ち上がり、立ち下がりのエッジ・レベル検出なのでこのような簡単な回路ですみますが、80系の8255等になるとレベル検知のためDA信号を、幅

図6-7 キー構成ブロック図





表6-5 エンコーダ出力値


キーポジション	エンコーダ出力値					キー表示値
	E	D	C	B	A	
0	0	0	0	0	0	0
1	0	0	0	0	1	1
2	0	0	0	1	0	2
3	0	0	0	1	1	3
4	0	0	1	0	0	4
5	0	0	1	0	1	5
6	0	0	1	1	0	6
7	0	0	1	1	1	7
8	0	1	0	0	0	8
9	0	1	0	0	1	9
10	0	1	0	1	0	A
11	0	1	0	1	1	B
12	0	1	1	0	0	C
13	0	1	1	0	1	D
14	0	1	1	1	0	E
15	0	1	1	1	1	F
16	1	0	0	0	0	ADRS
17	1	0	0	0	1	STORE
18	1	0	0	1	0	GO
19	1	0	1	1	1	LOAD

図6-8 キー入力回路のタイミング



※IRQAはデータリードにより復帰する
 ※CA2="L"にしてエンコーダ出力データをリードする

図6-9 マトリクスとキーポジション



(b) キー名と配置図

()の中は出力コード

ADRS	STORE	GO	LOAD
(10H)	(11H)	(12H)	(13H)
C	D	E	F
(0CH)	(0DH)	(0EH)	(0FH)
8	9	A	B
(08H)	(09H)	(0AH)	(0BH)
4	5	6	7
(04H)	(05H)	(06H)	(07H)
0	1	2	3
(00H)	(01H)	(02H)	(03H)

の狭いパルスに変換する回路が必要です。

RS232Cポートからの入力

では、もう1つのデータ入力手法であるRS232Cポートからの入力方法について説明します。


コンピュータのデータの型には、次のような2種類があります。

- ① 並列信号データ
- ② 直列信号データ


前述のキーボードによるデータは並列信号データであり、カセットからのデータは直列信号データです。(図6-10)。

図6-10 データの型

(a) 並列値データ



(b) 直列値データ



並列信号データは瞬間に読めますが、伝送線路の経費がかかります。一方、直列信号データは伝送線路は最少の費用ですみますが、読み取るのに時間がかかります。2つのデータの形式はお互いに一長一短のデータ形式です。

一般にコンピュータシステムの内部バスの部分は並列信号データを使い、コンピュータのシステム外の場合は直列信号データを使います。

本機はボード内では並列信号データで処理し、ホストコンピュータとの通信回線では直列信号データを用います。


* 直列信号のフォーマット

直列信号はどのような形態をしているのでしょうか。一般的な直列信号フォーマットを図6-11に示します。

この直列信号は帯のように連なっていて、どこがデータの始まりで、どこが終わりなのかわかりません。そこでデータの1バイトごとにスタートビット、ストップビットというものを付加して、データの構成をはっきりさせます。これを**非同同期式通信方式**といい、よく一般的に使われる方式です。本機もこの方式を採用します(図6-12)。

図6-11 直列信号の波形

(a) TTLレベルの場合



(b) RS232Cレベルの場合(負論理)






図6-12 非同期式通信のデータ形式



- 注) ① ストップ・ビットは1, 1½, 2ビットの3種類ある。本機は1ビットとしている。
 ② データは8ビット, 7ビットの2種類があり, 本機は8ビットを採用している。
 ③ パリティ・ビットは付加する, 付加しないの2種類があり本機では付加していない。

図6-13 直列信号伝送方式



* 伝送方式はどうなるのか

信号を実際伝送するには各種の方式があります(図6-13)。本機では(a)の単一方向伝送方式を用いました。つまり、ホストマシンからSBC69への一方通行方式です。

SBC69からホストマシンへの通信は、¹²ユーザのみなさん方が自由にプログラムを書いて実行してみてください。

Sフォーマット・ファイル

ホストマシンからSBC69へデータを伝送する波形とその方式についてはすでに説明しましたので、ここではホストマシン側からどのようにして伝送し、SBC69側でどのように受信するかについて説明します。

ホストマシン側でソース・プログラム(アセンブリ言語で書いたプログラム)を作り、アセンブルして作成したオブジェクト・プログラム(マシン語プログラム)をSBC69側に伝送するにはさまざまな方式がありますが、あまりに独自の方式で行うと狭い範囲でしか使えない融通性のないマシンになってしまいます。むしろ一般性のある方式を採用したほうがよいでしょう。本機ではモトローラ社が発表しているSフォーマット方式を採用しています。

Sフォーマットは、モトローラ社がM6800を発表したときに、提供した「M

IKBUG」というモニタプログラムで使用した方式です。

この方式は最初は紙テープにデータをパンチしたり、紙テープをロードしたりするときに用いられ、その後も68系のシステムでは直列伝送でデータを送る時の標準方式の1つとして使われてきました。

本機でもこの方式を採用しているので、Sフォーマットでデータ伝送できるコンピュータならどれでも、ホストコンピュータになることができます。

*レコード・フォーマット

では、図6-14にSフォーマットのレコード・フォーマットを見ましょう。本機では、最初の例のレコードタイプS0の様式を使わず、S1とS9の2つのタイプを使用しました。

受ける方では入力されるコードの様子を見ていて、S1というコードがきたら次のデータをバイト数として受け取ります。さらに、次の4バイトをデータ群のアドレスの最初のポイントとして受け取り、後は次からの1バイトずつのデータをバイト数ぶん受け取って、同時に先ほどのアドレス域に格納していきます。そしてS9のフォーマットになったらレコードは終わりであると判定し、

図6-14 Sフォーマット・レコード

	ヘッダ・レコード		データ・レコード		EOF	
	レコード	コード	レコード	コード	レコード	コード
1. スタートオペレコード	53	S	53	S	53	S
2. レコードタイプ	30	0	31	1	39	9
3. バイト数	31	12	31	16	30	03
4.	32		36		33	
5.	31	1	31	1	30	0
6.	30	0	31	1	30	0
7. 開始アドレス	30	0	30	0	30	0
8.	30	0	30	0	30	0
9.	34	48 "H"	39	98	46	FC
	38		38		43	
データ・レコード	34	44 "D"	33	32		
	34	52 "R"	32			
	35					
	32					
n. チェックサム	39	9E	41	A8		
	45		38			

処理を終了します。

実際に受け取ったデータ例は図6-15のようになります。

なお、本機ではチェックサム（1フレーム内におけるデータを1バイトずつ単純に加算していき1フレームごとに結果の1の補数をとったもの）の処理をしていません。

本機におけるポートレイトは安全をじゅうぶん見込んで1200ボーとしています（FM-7側は2400ボーが限界）。

* 信号レベルの変換

直列信号を取り扱うときに、1つやっかいな問題があります。それは信号の電圧レベルの統一です。

直列伝送（以後シリアル伝送という）のもっとも基本的な規格であるRS232Cでは、TTLレベルにおける論理1は $-3V \sim -15V$ 、論理0は $+3V \sim +15V$ の間までの振幅が許されています。本機では $+12V \sim -12V$ の両電圧レベルを採用しました。

このためホストコンピュータから伝送される信号からは、 $+12V \sim -12V$ の両電圧レベルが送られてきます。しかしこのまま伝送されてきた信号を受信すると、ACIA6850はTTLレベルのLSIなので、信号 $-12V \sim +12V$ の電圧レベルの信号を受信すると、6850が破壊されてしまいます。ゆえに、図6-16

図6-15 Sフォーマット・データの例





図6-16 シリアル・データの電圧レベルの変換



のような電圧レベル変換機能を、SBC69とホストマシンの間に設置する必要があります。

* 電圧レベル変換用 I C

このようなTTL電圧レベルとRS232C電圧レベルとの間に使用するのが、電圧レベル変換用ICです。

代表的なものにSN75188，SN75189 Aのペアがあります。ほかにはMC1488，MC1489なども同じ内容です。

75188 はTTL電圧レベルをRS232Cレベルに変換し、75189 は $\pm 12V$ のRS232Cレベルを0～5VのTTLレベルに変換します。2つのICのピン接続は図6-17のようになります。図6-18は、本回路にこのICを使用したときの

図6-17 75188，75189の端子接続





図6-18 75188, 75189の接続例



接続例です。

この2つのICは価格が安く、どこでも購入できる一般的な製品ですのでお勧めします。しかしSBC69の回路をよく見てみると、使用しているものはMAX232 という見慣れないICです。


なぜ、SBC69では前述の75188, 75189の両ICを使用しなかったのでしょうか。この理由は電源を簡素化するために、+5Vの1つの電源でSBC69を動作させたかったからです。

75188, 75189は安価で確かに便利なのですが、±12Vの電源が必要になってきて、取り扱いや処理が非常に面倒になってきます。その点、本機で使用したMAX232を使えば簡単にコンパクトな装置を作ることができます。ただし発表してからまだ期間がたっていないので、現在では若干値段が高いのが欠点といえましょう。


図6-19にMAX232の各種データを示します。このICは現在の軽薄短小化の要請に合っているため、今後もかなり多く使われるものと思います。

図6-19 MAX232の特性

(1) ピンの配置



(2) ピンの接続



C1, C2, C3, C4
は22μF/16V

(3) 種類

PART	TEMP. RANGE	PACKAGE
MAX232CPE	0°C to +70°C	16 Pin Plastic DIP
MAX232CWE	0°C to +70°C	16 Pin Small Outline
MAX232C/D	0°C to +70°C	Dice
MAX232EPE	-40°C to +85°C	16 Pin Plastic DIP
MAX232EWE	-40°C to +85°C	16 Pin Small Outline
MAX232EJE	-40°C to +85°C	16 Pin Cerdip
MAX232MUE	-55°C to +125°C	16 Pin Cerdip

(4) 絶対最大定格

V_{CC} 6V
 V^+ 12V
 V^- 12V
 ◎入力電圧
 $T1_{IN}$ 、 $T2_{IN}$
 -0.3 ~ ($V_{CC} - 0.3V$)
 $R1_{IN}$ 、 $G2_{IN}$
 $\pm 30V$
 ◎出力電圧
 $T1_{OUT}$ 、 $T2_{OUT}$
 ($+0.3V$) ~ ($V - 0.3V$)
 $R1_{OUT}$ 、 $R2_{OUT}$

..... -0.3 ~ ($V_{CC} + 0.3V$)
 ◎短絡時間
 V^+ 30秒
 V^- 30秒
 $T1_{OUT}$ 、 $T2_{OUT}$ 連続
 ◎消費電力
 Cerdip 500mW
 70°C以上9.5mW/°Cの減定格
 Plastic DIP 375mW
 70°C以上7mW/°Cの減定格
 Small Outline (SO) 375mW
 70°C以上7mW/°Cの減定格

2・2 データの出力表示

コンピュータがデータを受け取って（プログラムもデータである）処理が終了したら、その結果をどのようにして人間に知らせたらよいでしょうか。

一番簡単な方法は、LEDを8個並べて（データの場合8ビットでよいが、アドレスも表示するとさらに16個必要）、2進数の値で表示する方法です（図6-20(a)）。もう1つの方法は、0からFまでの数値を発光表示できる7セグメント発光LEDを使って、16進数で表示する方法です（図6-20(b)）。

16進数表示の方が私たちにとって理解しやすいことは説明するまでもないでしょう。本機では16進数表示の方法を採用しています。

* 7セグメントLEDによるデータ表示


7セグメントLEDによる表示法は電卓のディスプレイなどでおなじみにように、現在もっともポピュラーな表示手段の1つです。一般的なLEDの発光表示とセグメント点灯の位置関係は表6-6 のようになります。

つまり7セグメントによるデータ表示は、7個（少数点も入れると8個）ある発光ダイオードをどんな位置関係で点灯するかということなのです。1個ずつのLED（これをセグメントという）は図6-21のような接続で点灯します。このような単体のLEDを適当に組み合わせることにより、種々のパターンが表示できます。PIAとの接続は図6-22のようになります。


* 7セグメントLEDの種類

注意することは、7セグメントLEDには2つの種類があり、この選択を誤ると発光しないことです。これはカソード側を共通にまとめるか、アノード側を共通にまとめるかによって、点灯するための電圧の極性が逆になるためです。

図6-20 データの出力表示方法



(a) LEDによる2進表示




(b) 7セグメントLEDによる16進表示

0	1	2	3
4	5	6	7
8	9	A	b(B)
C	d(D)	E	F



表6-6
表示とセグメント
による点灯の位置
関係

図6-21 LEDの構造と発光回路

(a) セグメント1個の構造



(b) 回路と発光



7セグメントとLEDは(a)の外観をした
LEDが7個集まり構成されている

R_s : 保護抵抗

I が10mAになるように選ぶ

図6-22 PIAとの接続関係




図6-23中の(a)のタイプをアノードコモン、(b)のタイプをカソードコモンと呼びます。本機ではアノードコモンの素子を用いました。

*使用する7セグメントLEDについて

最近のLEDは高輝度になり、電流消費も少なくなってきました。本機で使用する素子もそのタイプで、非常に明るくくっきりと数字が明示されます。SBC69では、シャープ製のGL7D201とGL7E201の製品を使用することにしました。

前者は赤色発光の高輝度タイプ、後者は黄緑色発光の高輝度タイプです。各種素子特性の一覧表は巻末に掲載してあります。

SBC69では7セグメントLEDを図6-24のように配置しました。データ表示とアドレス表示は色を別にしておくと識別に困りません。7セグメントLED

図6-23 7セグメントLEDの種類






図6-24 7セグメントLEDの配置



16進キーボードの外観

Dは写真6-2 のようになります。

*表示方式をどうするか

7セグメント素子自体に2つの種類があったように、LEDのデータ表示方式にも次の2種類があります。

①スタティック表示方式

②ダイナミック表示方式

①, ②の表示方式の概略は図6-25のようになります。


①のスタティック表示方式は、1つ1つの発光素子に専用の表示パターン用データを送り込む形式です。この方式は、データ用の線が $7 \times 6 = 42$ 本も必要になるの

写真6-2 7セグメントLED




図6-25 2つの表示方式

(a) スタティック表示方式





(b) ダイナミック表示方式



で大変です。また素子1個ごとに別々のデータを送り込むために表示データ転送回路が6個必要となり、このような簡単な表示器には不向きです。しかし、この方式は、たとえコンピュータが止まっても、表示数値はスタティック（静的）に安定して光っています。この状態を指してスタティックという名称になりました。

SBC69ではダイナミック表示方式にしています。7セグメントLED表示回路と表示タイミングは図6-26のようになります。

図6-26 7セグメントLEDドライブ回路



②のダイナミック表示方式は、表示数値は1個の表示器に安定して静止して表示されているのではなく、20m秒くらいの短い時間のみ表示され、すぐに次の点灯表示に移っていく方式です。ダイナミック（躍動的）に表示が変化している様子から、ダイナミック表示方式といわれています。

人間の目は残像作用を持っているため、表示はどんどん移動しながら表示されているのですが、私たちにはあたかも静止して数値が表示されているように見えるわけです。ただ、輝度はスタティック方式と比較すると相当に低下しま


す。しかし、経済性と回路の簡略化が簡単ということから、ほとんどの機器はこの方式を採用しています。

* 桁と表示データの分類

図6-26の回路を見ると、P I A 6821のBポートから、桁用データと表示用データの両方が出力されているのがわかりますね。この2つのデータをどうやって分離したらよいのか考えてみましょう。

74LS373はラッチと呼ばれる機能ICで、入力したデータを内部に保持するICです。データ保持のタイミングはLE端子が“H”から“L”になった瞬間です。


図6-27 フローチャート



この手順をフローチャート(流れ図)に示すと、図6-27のようになります。具体的に信号の流れを時間的に追って見ていくと、図6-28のようになります。(b)の期間に、もしPB₀が1の状態ですと、表示データをラッチするときに一瞬点灯する可能性があります。非常に短い時間ですから、人間の目には見えません。そして、(c)の段階で正規の桁データが与えられ正しく点灯し続けることになります。

なお、桁データはLEDがアノードコモンを使用しているので、“H”レベルを与えると点灯します(H論理)。

図6-28 点灯までのデータの流れ



Chapter Seven

入出力機器の
プログラミング

7

モニタプログラムの作成(第2巻)において使用される入出力用機器にはPIAとACIAというLSIがあります。本章ではこの2つのLSIを中心に解説していきます。

入出力LSIは機械を制御するときに直接に制御対象とデータのやりとりをする大事な主役です。MPUが頭脳とすれば、入出力用LSIは人間の手足といえるでしょう。しかし、構造的にはMPUよりもわかりにくくなっています。MPUは論理的に追いかけていくことで理解できるのですが、入出力用LSIは感覚的な面が多く、想像力や推理力が必要とされます。

第2巻で登場してくるモニタプログラムのソースリストの理解においては両LSIに対する知識がじゅうぶんに必要となります。とくにPIAは68系ファミリの中心的LSIです。PIAを完全に理解できればほかのファミリLSIの理解は容易です。たくさんの表が出てきて大変ですが、もう少しの辛抱です。実際にマシンが動いてくれればそれまでの疲れは吹き飛ぶことでしょう。

1

PIAのプログラミング

コントロール・レジスタ データ方向レジスタ

PIAはMPUと入出力機器との間をインターフェースします。本機ではPIAに68系ファミリのLSIであるMC6821Aを使用します。

機能的には柔軟性がある入出力専用のLSIです。原則として並列データを取り扱い、PIAの機能はプログラムで設定されます。したがってPIAをドライブするプログラムを理解しておかないと動作させることはできません。

PIAの全機能はシステムをイニシャライズするときに決定されます。イニシャライズとは、MPUからPIAの内部レジスタであるコントロール・レジスタに初期設定用データを書き込むことをいいます。

1.2 PIAの特徴

まず、PIAの特徴から説明しましょう。PIAには次のような特徴があります。

- ・入出力機器にインターフェースできる2組の8ビット双方向性のペリフェラル・インターフェース・レジスタを持つ
- ・プログラム可能な2本のコントロール・レジスタを持つ
- ・プログラム可能な2本のデータ方向レジスタを持つ
- ・単独で利用できる割り込みラインが4本ある
- ・入出力機器制御のためのハンドシェイク機能がある
- ・A、BポートともにTTLは2個、LSTTLは8個をドライブできる
- ・割り込みはPIA側でマスクできる
- ・入出力の方向はデータ・バスの各ビットごとに設定できる
- ・割り込みは入力パルスのエッジにより発生する（80系の8255はLレベルによるレベル検出タイプ）

- ・ 4本の独立したフラグ制御入力線が用意されている
- ・ 入力ポートに設定したときにプルアップ抵抗が内蔵されている
- ・ 出力データはラッチされ、保持される

1.2 PIAの端子

PIAのピン配置は6章の図6-1でも示しましたが、再度図7-1に示します。またPIAの内部構成は図7-2のようになります。

① 双方向データ・バス ($D_0 \sim D_7$)

MPUとPIA間でデータのやりとりをするときに使用します。双方向性で直接MPUに接続することができます。

② ペリフェラル・データ・バス Aポート ($PA_0 \sim PA_7$)

PIAと入出力制御機器とがデータのやりとりをするときに使用します。各ビットごとに自由に入力用、出力用に設定ができます。

PA_n (n は0～7)の各端子は常に入力ポートに接続されていますので、出力端子に設定したときも入力ポートから PA_n 端子のデータを読み取ることができるので非常に便利です。しかし、 PA_n 端子に大きな負荷を接続したときは論理レベルが正しくなり、出力値と異なった値を読み込みますので注意しなければなりません。なお、ペリフェラル・インターフェース・レジスタと

図7-1 PIAのピン配置





図7-2 PIAの内部構成



はアウトプット・レジスタとペリフェラル・インターフェース・バスを総称した名前です。Aポート側の特徴は出力端子に（入力するときも）約6 K Ω のプルアップ抵抗が内蔵されている点です（図7-3）。

③ペリフェラル・データ・バス Bポート（PB₀～PB₇）

Aポート側と同様に、PIAと入出力制御機器間でデータのやりとりをするときに使用します。Bポート側の構造は図7-4のようになります。

Aポート側と異なる点はプルアップ抵抗がなく、出力端子がスリーステートになっていることです。そのためBポートを入力に設定したときはハイインピーダンス状態になります。

図7-4の等価回路からわかるように、出力レジスタからのデータはすぐに入力用バッファのほうへ戻っています。したがって出力端子PB_nの状態に関係なく（PB_nがショートしたとしても）、出力されたデータの再読み込みができます。

図7-3 ペリフェラル・データ・バスA側の等価回路





図7-4 ペリフェラル・データ・バスB側の等価回路



④チップ・セレクト (CS_0 , CS_1 , $\overline{CS_2}$)

入力端子です。MPUのアドレス・バスと組み合わせてPIAを選択するのに使用します。 CS_0 , CS_1 には“1”を、 CS_2 には“0”を与えることで論理レベルが満足します。PIAを選択するときには必ず正しい論理レベル値を与

RS ₁	RS ₀	選 択 さ れ る レ ジ ス タ
0	0	ペリフェラル・インターフェース・レジスタ A (PIRA)
0	0	データ方向レジスタ A (BDRA)
0	1	コントロール・レジスタ A (CRA)
1	0	ペリフェラル・インターフェース・レジスタ B (PIRB)
1	0	データ方向レジスタ B (DDRB)
1	1	コントロール・レジスタ B (CRB)

表7-1
RS₀, RS₁による
内部レジスタの選択

える必要があります。

⑤レジスタ・セレクト (RS₀, RS₁)

PIAの内部の6個のレジスタを選択するときに使用します。選択の様子は5章表5-2で示しましたが、ここではもう一度表7-1に示します。一般にRS₀にアドレス線のA₀を、RS₁にA₁を接続します。

⑥インタラプト・リクエスト ($\overline{\text{IRQA}}$, $\overline{\text{IRQB}}$)

出力端子です。MPUの割り込み要求端子 $\overline{\text{IRQ}}$ や $\overline{\text{FIRQ}}$ に接続され、割り込み動作を行います。割り込み要求がPIAの回路で生じると“L”レベルになり、MPUに割り込みを要求します。

この2つの割り込み端子はオープンドレインで引き出され、ワイアードORですから、多数のPIAと並列に接続できます。

割り込み要求がPIAに接続されている機器から発生しても、 $\overline{\text{IRQA}}$, $\overline{\text{IRQB}}$ が必ずしも“L”にならなくてもよい場合にはプログラムでマスクすることができます。この場合には $\overline{\text{IRQA}}$, $\overline{\text{IRQB}}$ が“L”になることはできません。

⑦ペリフェラル・コントロール・バス (CA₁, CA₂, CB₁, CB₂)

4つの端子はそれぞれ異なった機能を持っています。これらの端子の使い方は複雑であり、PIAを理解しにくくしている一因といえるでしょう。

・CA₁, CB₁

この2つの端子は入力機器からの割り込みに対応して、コントロール・レジスタのインタラプト・フラグをセットするための割り込み入力端子です。割り込みのアクティブ・エッジをプログラムにより、立ち上がり、立ち下りのどちらかに設定できます。

・ CA_2

この端子は割り込み入力として、または1ビットの出力端子としての両方にプログラムで設定できます。

・ CB_2

CA_2 と同様に割り込み入力として、または1ビットの出力端子としてプログラムで設定できます。ただ CB_2 はドライブ能力が強化されていて、トランジスタのベースを直接ドライブする能力(1.5Vで2.5mA)を持っています。なお、この4つの端子の詳しい使い方はあとで説明します。

⑧ イネーブル端子 (E)

PIAの内部タイミング用信号を入力する端子です。PIAの動作はこのパルスに同期して実行されます。MPU6809のシステムクロックEに接続します。

⑨ リード・ライト端子 (R/\overline{W})

MPUとPIA間におけるデータ転送方向の制御信号を入力します。この端子が“L”レベルのときにはMPUからPIAの方向に、“H”レベルのときにはPIAからMPUの方向にそれぞれデータが転送されます。

⑩ リセット端子 (RESET)

PIAのリセットを行います。この端子は最低1 μ secの期間“L”にすることでリセットが実行されます。そのとき、すべての内部レジスタは0になり、次のような状態となります。

- 1) ペリフェラル・インターフェース・レジスタはすべて入力として設定される
- 2) CA_1 , CA_2 , CB_1 , CB_2 は立ち下がりエッジでアクティブに設定される
- 3) 全部の割り込みはマスクされるゆえに割り込みフラグのビットがセットされても \overline{IRQA} , \overline{IRQB} は“L”にならない。

1.3 コントロール・レジスタ

PIAのプログラミングではコントロール・レジスタの働きを完全に理解しておかないと先に進めません。このレジスタを理解できるかどうかPIAのプログラミング克服の決め手です。

コントロール・レジスタCRA, CRBはPIAのステータスを表す部分と、コントロール用データの部分に分かれます(表7-2)。CRAとCRBは基本的には同じですが、ハンドシェイクモードのときには両者は違った働きをします。

表7-2 コントロール・レジスタのビット割り付けと機能

ビット位置	7	6	5	4	3	2	1	0
CRA 区分	ステータス	ステータス	コントロール	コントロール	コントロール	コントロール	コントロール	コントロール
機能名	割り込みフラグ IRQB1	割り込みフラグ IRQA2	CA ₂ 制御			DDRA 選択	CA ₁ 制御	

ビット位置	7	6	5	4	3	2	1	0
CRB 区分	ステータス	ステータス	コントロール	コントロール	コントロール	コントロール	コントロール	コントロール
機能名	割り込みフラグ IRQB1	割り込みフラグ IRQB2	CB ₂ 制御			DDRB 選択	CB ₁ 制御	

※ステータス・ビットはリード・オンリーでライトはできない。

つまりこのモードのときにはAポートは入力モードに、Bポートは出力モードとして働きます。

コントロール・レジスタの各ビットごとの機能は表7-2、表7-4のようになります。

●CA₁、CB₁の機能設定

では、ビット0とビット1が行うCA₁、CB₁の制御について説明します。CA₁、CB₁は割り込み要求入力パルスのエッジが立ち上がりか、立ち下がりなのかを決めるビットです。

割り込み入力パルスのエッジの方向を決定するものは、Aポート用ではCRA0（コントロール・レジスタのビット0）とCRA1（同じくコントロール・レジスタのビット1）、Bポート用ではCRB0とCRB1です。また割り込みフラグのセット機能もあります（表7-5）。

CRA7（CRB7）の割り込みフラグはCRA0、CRA1によりセットできますが、CRA7はステータス・ビットなので書き込みはできません。このためCRA7は一度セットされてしまうと、コントロール・レジスタに対して直接0の書き込み等による方法ではクリアすることはできないことになります。このフラグはMPUがPIAのペリフェラル・インターフェース・レジスタを読み込むときにクリアされます。そこで、このフラグをクリアするためだけに、ペリフェラル・インターフェース・レジスタをリードすることがあります。これは「空読み」といって、PIA独特のテクニックです。ただし、この場合C

表7-3 コントロール・レジスタA(CRA)

CRA		ビット		0	1
0	CA ₁ 制御	CRA0 (CA ₁ 割込み出力マスクビット)		ペリフェラル・コントロールライン CA ₁ による割込み信号によりCRA7(IRQA ₁)はセットされるが、IRQAはマスクされ出力されない("High"のまま)。	ペリフェラル・コントロールライン CA ₁ による割込み信号によりCRA7(IRQA ₁)がセットされるとIRQA出力が"Low"になる。
		CRA1 (CA ₁ アクティブエッジビット)		CRA7(IRQA ₁)をCA ₁ 入力の立ち下がりでセット。	CRA7(IRQA ₁)をCA ₁ 入力の立ち上がりでセット。
2	DDRA	CRA2		データディレクション・レジスタAを指定。	ペリフェラル・インターフェースレジスタAを指定。
3		CRA3 (CA ₂ 割込み出力マスクビット)		ペリフェラル・コントロールライン CA ₂ による割込み信号によりCRA6(IRQA ₂)はセットされるが、IRQAはマスクされ出力されない("High"のまま)。	ペリフェラル・コントロールライン CA ₂ による割込み信号によりCRA6(IRQA ₂)がセットされるとIRQA出力が"Low"になる。
		CRA4 (CA ₂ アクティブエッジビット)		CRA6(IRQA ₂)をCA ₂ 入力の立ち下がりでセット。	CRA6(IRQA ₂)をCA ₂ 入力の立ち上がりでセット。
4	CA ₂ 制御	CRA3 ハンドシェイクモード指定ビット		CRA4=0のとき ペリフェラル・コントロールライン CA ₂ 出力はMPUがペリフェラル・インターフェース・レジスタAを読み出したときEパルスの立ち下がりで"Low"となる。 ペリフェラル・コントロールライン CA ₁ 信号のアクティブエッジで"High"となる。	CRA4=0のとき ペリフェラル・コントロールライン CA ₂ 出力はMPUがペリフェラル・インターフェース・レジスタAを読み出したときのEパルスの立ち上がりで"Low"となる。 読み出し動作後、次のEパルスの立ち下がりで"High"となる。
		CRA4		CRA3 をハンドシェイクモード指定ビットとして有効にする。	CRA3 の値をそのままCA ₂ に出力する。
5		CRA5 (CA ₂ 入出力プログラムビット)		ペリフェラル・コントロールライン CA ₂ を入力に指定。	ペリフェラル・コントロールライン CA ₂ を出力に指定。
6	IRQA ₂	CRA6 (IRQA ₂)		CA ₂ からの割込み要求なし、または CA ₂ が出力に指定されている。 (リセット状態)	ペリフェラル・コントロールライン CA ₂ からの割込み要求あり。
7	IRQA ₁	CRA7 (IRQA ₁)		CA ₁ からの割込み要求なし。	ペリフェラル・コントロールライン CA ₁ からの割込み要求あり。

表7-4 コントロール・レジスタB(CRB)

CRB		ビット		0	1
0	CB ₁ 制御	CRB0 (CB ₁ 割込み出力 マスクビット)		ペリフェラル・コントロールライン CB ₁ による割込み信号によりCRB7(IRQB ₁)はセットされるがIRQBはマスクされ出力されない("High"のまま)。	ペリフェラル・コントロールライン CB ₁ による割込み信号によりCRB7(IRQB ₁)がセットされIRQB出力が"Low"になる。
		CRB1(CB ₁ アクティブエッジビット)		CRB7(IRQB ₁)をCB ₁ 入力の立ち下がりでセット。	CRB7(IRQB ₁)をCB ₁ 入力の立ち上がりでセット。
2	DDRB	CRB2		データディレクション・レジスタ B を指定。	ペリフェラル・インターフェースレジスタ B を指定。
3		CRB3 (CB ₂ 割込み出力マスク ビット)		ペリフェラル・コントロールライン CB ₂ による割込み信号によりCRB6(IRQB ₂)はセットされるがIRQBはマスクされ出力されない("High"のまま)。	ペリフェラル・コントロールライン CB ₂ による割込み信号によりCRB6(IRQB ₂)がセットされIRQB出力が"Low"になる。
		CRB4 (CB ₂ アクティブエッジ ビット)		CRB6(IRQB ₂)をCB ₂ 入力の立ち下がりでセット。	CRB6(IRQB ₂)をCB ₂ 入力の立ち上がりでセット。
4	CB ₂ 制御	CRB3 (ハンドシェイクモード 指定ビット)		CRB4=0のとき ペリフェラル・コントロールラインCB ₂ はMPUがペリフェラル・インターフェース・レジスタBにデータを書込んだ後、最初のEパルスの立ち上がりで"Low".	CRB4=0のとき ペリフェラル・コントロールラインCB ₂ はMPUがペリフェラル・インターフェース・レジスタBにデータを書込んだ後、最初のEパルスの立ち上がりで"Low".
		CRB4		ペリフェラル・コントロールライン CB ₁ 信号のアクティブエッジでCRB 7 (IRQB ₁) がセットされたとき"High"となる。 CRB3をハンドシェイクモード指定ビットとして有効にする。	書込みEパルス後の2番目のEパルスの立ち上がりで"High"となる。 CRB3の値をそのままCB ₂ に出力する。
5		CRB5 (CB ₂ 入出力プログラム ビット)		ペリフェラル・コントロールライン CB ₂ を入力に指定。	ペリフェラル・コントロールライン CB ₂ を出力に指定。
6	IRQB ₂	CRB6 (IRQB ₂)		CB ₂ からの割込み要求なし、また CB ₂ が出力に指定されている。 (リセット状態)	ペリフェラル・コントロールライン CB ₂ から割込み要求あり。
7	IRQB ₁	CRB7 (IRQB ₁)		CB ₁ からの割込み要求なし。	ペリフェラル・コントロールライン CB ₁ からの割込み要求あり。

表7-5 割り込み入力 CA_1 と CB_1 の機能

CRA1 (CRB1)	CRA0 (CRB0)	割り込み要求入力 $CA_1(CB_1)$	割り込みフラグ CRA7(CRB7)	割り込み要求入力 IRQA (IRQB)
0	0	 アクティブ	$CA_1(CB_1)$ の立ち 下がりでセット	マスク, \overline{IRQ} は "High" のまま
0	1	 アクティブ	$CA_1(CB_1)$ の立ち 下がりでセット	インタラプト・フラグ・ビット CRA7(CRB7) が "1" になったとき "Low"
1	0	 アクティブ	$CA_1(CB_1)$ の立ち 上がりでセット	マスク, \overline{IRQ} は "High" のまま
1	1	 アクティブ	$CA_1(CB_1)$ の立ち 上がりでセット	インタラプト・フラグ・ビット CRA7(CRB7) が "1" になったとき "Low"





- * 1.  信号の立ち上がりを示す ("Low" → "High")
 2.  信号の立ち下がり示す ("High" → "Low")
 3. インタラプト・フラグビット CRA7 は、MPU がペリフェラル・インターフェース・レジスタ A の読み出し動作によってクリアされる。同様に CRB7 はペリフェラル・インターフェース・レジスタ B の読み出しでクリアされる。
 4. CRA0(CRB0) が、"0" のとき割り込みが生じて $\overline{IRQA(IRQB)}$ は出力されない。次に CRA0(CRB0) が "1" になるとその立ち上がりで $\overline{IRQA(IRQB)}$ が出力される。

表7-6 割り込み入力 CA_2 と CB_2 の機能 (CRA5, CRB5=0)

CRA5 (CRB5)	CRA4 (CRB4)	CRA3 (CRB3)	割り込み要求入力 $CA_2(CB_2)$	割り込みフラグ CRA6(CRB6)	割り込み要求出力 IRQA (IRQB)
0	0	0	 アクティブ	$CA_2(CB_2)$ の立ち 下がりでセット	マスク, \overline{IRQ} は "High" のまま
0	0	1	 アクティブ	$CA_2(CB_2)$ の立ち 下がりでセット	インタラプト・フラグ・ビット CRA6(CRB6) が "1" になったとき "Low"
0	1	0	 アクティブ	$CA_2(CB_2)$ の立ち 上がりでセット	マスク, \overline{IRQ} は "High" のまま
0	1	1	 アクティブ	$CA_2(CB_2)$ の立ち 上がりでセット	インタラプト・フラグ・ビット CRA6(CRB6) が "1" になったとき "Low"

- * 1.  信号の立ち上がりを示す ("Low" → "High")
 2.  信号の立ち下がり示す ("High" → "Low")
 3. インタラプト・フラグビット CRA6 は、ペリフェラル・インターフェース・レジスタ A の読み出し動作によってクリアされる。同様に CRB6 はペリフェラル・インターフェース・レジスタ B の読み出しでクリアされる。
 4. CRA3(CRB3) が、"0" のとき割り込みが生じて $\overline{IRQA(IRQB)}$ は出力されない。次に CRA-3(CRB-3) が "1" になるとその立ち上がりで $\overline{IRQA(IRQB)}$ が出力される。

RA 7 だけでなく、CRA 6 のフラグもクリアされますので注意しましょう (もちろん B ポートのときは同時に CRB 7, CRB 6 も)。

● CA_2 , CB_2 の機能設定

PIA のプログラミングでもっとも理解しにくいのが CA_2 , CB_2 の制御で

表7-7 CA₂, CB₂の制御出力としての機能

モード	CRA5	CRA4	CRA3	CA ₂	
				ク リ ア	セ ッ ト
ハ ン ド シェイク	1	0	0	MPUがペリフェラル・インターフェース・レジスタ A を読出したときの E パルスの立ち下がりで“Low”となる。	CA ₁ 信号のトリガエッジで“High”となる。
パ ル ス 出 力	1	0	1	MPUがペリフェラル・インターフェース・レジスタ A を読出したときの E パルスの立ち下がりで“Low”となる。	MPUの読出しの動作終了後次の E パルスの立ち下がりで“High”となる。
CRA3 コピー	1	1	0	“Low”	
	1	1	1	“High”	

モード	CRB5	CRB4	CRB3	CB ₂	
				ク リ ア	セ ッ ト
ハ ン ド シェイク	1	0	0	MPUのペリフェラル・インターフェース・レジスタ B の書込み動作後、最初の E パルスの立ち上がりで“Low”となる。	インタラプト・フラグ・ビット CRB 7 が CB ₁ のトリガエッジでセットされたとき“High”となる。
パ ル ス 出 力	1	0	1	MPUのペリフェラル・インターフェース・レジスタ B の書込み動作後、最初の E パルスの立ち上がりで“Low”となる。	書込み E パルス後の 2 番目の E パルスの立ち上がりで“High”となる。
CRB3 コピー	1	1	0	“Low”	
	1	1	1	“High”	

す。CA₂, CB₂はともに入力あるいは出力として動作します。また動作モードも 3 種類あり、それぞれに設定できます。


- ①ハンドシェイクモード
- ②パルス出力モード
- ③CRA 3 (CRB 3) コピーモード

表7-7はモード別によるCA₂, CB₂の機能設定のためのビット設定値の一覧表です。

1・4 データ方向レジスタ

データ方向レジスタ(Data Direction Register = D D R)は、ペリフェラル・インターフェース・レジスタと周辺機器との間のデータのやりとりの方向を決定します。周辺機器とハード的に直接接続されているのはペリフェラル・インターフェース・レジスタ(P I R)であり、データ方向レジスタではありません。

図7-5 DDRとPIRの関係



DDRとPIRとの関係はDDR側が行動条件を示し、PIR側がその行動条件に従い動作する形態になっています。DDRのあるビット位置の値が“0”のときはPIRの同じビット位置にある端子は入力として、“1”のときは出力として動作します。図7-5にこの関係を示します。

このようにPIRと周辺との間のデータのやりとりの方向を決定するのがDDRの役割です。

1.5 PIRの役割

前項で述べましたが、このレジスタの先端は $PA_0 \sim PA_7$ または $PB_0 \sim PB_7$ に接続しており、さらにその先端は外部の周辺機器と接続しています。したがって、実質的にはこのPIRが外部の周辺機器と接続しているといえます。

出力に指定したときはこのレジスタの n ビットめが“1”になると、 PA_n (または PB_n) は“H”に、 n ビットめが“0”になると PA_n (PB_n) は“L”になります。PIRを入力に設定したときは周辺機器からのデータが入力されてPIRに格納されます。


このレジスタを使用するときは前もってDDRにより、データの入出力の方向を決定しておくようにします。

1.6 プログラミングの方法

●イニシャライズの場合

PIAのプログラムは必ずイニシャライズ（初期設定）から始まります。初期設定ルーチンでは、ペリフェラル・インターフェース・レジスタを入力用とするのか出力用とするのか、または CA_1 、 CA_2 、 CB_1 、 CB_2 の機能はどのようにセットするのか等の各種の設定をしておく必要があります。初期設定ルーチンの流れを図7-6に示します。

データ方向レジスタとペリフェラル・インターフェース・レジスタの切り換えはコントロール・レジスタのビット2の値により行われます。したがって必ず最初はコントロール・レジスタに0を書き込み、強制的にビット2を0にしてデータ方向レジスタを選択します。次にデータ方向設定用データを書き込ん



でデータの入出力方向を決めたら、再びコントロール・レジスタのビット2を1にして、ペリフェラル・インターフェース・レジスタが選択されるようにしておきます。

● ペリフェラル・コントロール・バス (CA₁, CA₂, CB₁, CB₂) を使用しないリード・ライト動作の場合

P I Aを使用するときは大きく分けて2つの使用形態があります。

- ① PA₀～PA_n, PB₀～PB_nの端子だけを使用して制御する
- ② ①の動作に加えてCA₁, CA₂, CB₁, CB₂などを使用する

まず①の使用形態の場合のプログラミング法を説明します。例としてAポートの場合を取り上げますが、Bポートの場合も同様です。使用したレジスタ記号は次のようになります。

CRA: コントロール・レジスタA CRB: コントロール・レジスタB

DDRA: データ方向レジスタA DDRB: データ方向レジスタB

P I R A: ペリフェラル・インターフェース・レジスタA

P I R B: ペリフェラル・インターフェース・レジスタB

<リード動作>

Aポートからの入力データをAccAに読み込む動作をプログラムする

CLR CRA *コントロール・レジスタのクリア

CLR DDRA *データ方向レジスタに0を書き込む

LDA #\$04 * P I R A 選択に戻すためにコントロール・レジスタAに\$04を書き込む

STA CRA

LDA P I R A * Aポートに周辺装置からのデータが入力される

表7-8 コントロール・ワード\$04の意味

		\$ 0				\$ 4		
		7	6	5	4	3	2	1 0
設定値		0	0	0	0	0	1	0 0
C R A	CA ₁ からの のフラグ	CA ₂ からの のフラグ	CA ₂ 制御			DDRA 選択	CA ₁ 制御	
	CA ₁ の立ち下がり エッジで1になる	CA ₂ の立ち下がり エッジで1になる	CA ₂ を 入力に	立ち下が リエッジ でCRBが セット	IRQAは “H”	ペリフェ ラル・レ ジを選択	立ち下が リエッジ でCRAが セット	割り込 み禁止

この動作設定用のコントロール・ワード \$04の意味は表7-8のようになります。

<ライト動作>

Aポートから \$55というデータを外部に出力する動作をプログラムしてみる。

```

CLR    CRA      *データ方向レジスタを選択した
LDA    #$FF
STA    DDRA     *Aポートは出力にセット
LDA    #$04     *PIRA 選択に戻すためコントロール
                ・レジスタAに$04を書き込む
STA    CRA
LDA    #$55     *出力しようとするデータを用意する
STA    PIRA     *Aポートから$55というデータが出力さ
                れる
  
```

●ペリフェラル・コントロール・バスを使用するリード・ライト動作の場合


ペリフェラル・コントロール・バスの機能は非常に豊富です。④というのは、ペリフェラル・コントロール・バスはタイミングによるデータのやりとりが本来の役目だからです。このことを理解するためには実際に制御対象を接続して、お互いの（PIAと制御対象間の）タイミングを計りながら行うことが必要です。

本項のスペースでは書き切れませんので、ここでは、ペリフェラル・コントロール・バスの基本的使用だけに限定して説明します。

<リード動作>

図7-7に結線図を示します。Aポートを使用して周辺からのデータをMPUにリードする。周辺機器からはCA₁に立ち上がり信号を与えてやり、データの発

図7-7 CA₁ を利用したデータ入力



生したことをPIAに出力して知らせる。

```

CLR    CRA    * DDRA 選択
CLR    DDRA   * Aポート入力に
LDA    #$06   * コントロールワード設定
STA    CRA    * CA1の立ち上がりでCRA Aフラグを
               セットする
L1      LDA    CRA    * CA1の入力があると、CRAの7ビット
               めが1になるのでそれを待つ
BPL     L1
LDA     PIRA   * データがきたらAポートからデータを読む。
               終わるとCRAフラグは“L”になる
    
```

この例におけるコントロールワード\$06の意味は表7-9のとおりです。このコントロールワードにおいては、コントロール・レジスタCRAのビット0を1に変更すると、CA₁の立ち上がりですぐに割り込みルーチンに飛びます。しかし、本例では割り込みを禁止しています。

<ライト動作>…………パルス出力モードによる例

CA₂からシステムクロックEの周期の幅を持ったパルスを出力させるプログラムについて考えます。このような動作形態はパルス出力モードといいます。接続関係を図7-8 に示します。


```

CLR    CRA    * DDRA を選択
CLR    DDRA   * Aポートは入力にセット
LDA    #$2C   * コントロールワード・パルスモードにセ
               ットする
STA    CRA
LDA     PIRA   * リードで“L”のパルスが出力、次のE
               クロックの立ち下がりで“H”に戻る。
    
```

注意することは、このパルスモードのときはAポート側とBポート側は異なる

表7-9 コントロール・ワード\$06の意味

\$ 0					\$ 6			
設定値	7	6	5	4	3	2	1	0
	0	0	0	0	0	1	1	0
CRA	CA ₁ からの フラグ	CA ₂ からの フラグ	CA ₂ 制御		IRQAは “H”	DDRA 選択	CA ₁ 制御	
	CA ₁ の立 ち上がり でここが 1になる	CA ₂ から の立ち下 がりです で1になる	CA ₂ を入力に	立ち下 がりエ ッジで CRB 7 がセッ ト		ベリフ ェラル ・レ ジを 選択	立ち上 がり でア ク ティ ブ	IRQは マス ク


図7-8 CA₂からのパルス出力モード

った動作をすることです。Aポート側はリード命令を実行した後でパルスが出力されますが、Bポート側はライト命令を実行した後でパルスが出力されます。プログラムは次のようになります。

```

C L R    C R B    * D D R B 選択
L D A    # $ F F    * P I R B を出力にセット
S T A    D D R B
L D A    # $ 2 C    *コントロールワード・パルスモードにセット
S T A    C R B
L D A    # $ 55    *ダミーのデータなのでこの場合なんでもよい
S T A    P I R B    *C A2が“L”になり、この後のEクロックの立ち上がりで“H”に戻る
  
```

この場合のタイミング図を図7-9に示します。パルス出力モードでは出力パルス幅はクロック E の1周期幅しか出力できません。私もこのモードでプリンタ



のストロブ信号を出力するシステムを作りましたが、ストロブ信号のパルス幅を広くできないため、動作が不確実で困ったことがありました。

<ライト動作>…………CRA3コピーモードによる例


CRA3コピーモードは私が勝手につけた名称ですが、動作の仕組みを一番よく表現しているものと自負しています。

このモードはCA₂からCRA3の値をコピーして出力します。ゆえにCA₂は1ビットの出力ポートとして使用できます。

このときPA₀～PA₇にはなんの影響もなくCA₂にのみ出力することができます。

CLR	CRA	*DDRAを選択
CLR	DDRA	*PA ₀ ～PA ₇ を入力にセット
LDA	#\$37	*CA ₂ “L”を出力

図7-10 CRA 3 コピーモードの動作



```

STA    CRA
LDA    #$3F    *CA2から“H”を出力
STA    CRA

```


以上の動作の様子は図7-10のようになります。

<ライト動作>………ハンドシェイク・モードによる例

一般にMPUは高速動作ですが、入出力装置はメカニカルな部分が多くあるために非常に低速です。そこで、この両者がデータをやりとりするときはMPUが低速の入出力機器の動作を待つ場合が多くなりますが、速度の差が大きいので同期をとりながら動作することは大変です。

このようなときにMPU側と入出力側で互いに“送信した”，“受信した”という信号（フラグ）を交わしながら、データのやりとりをすれば同期をとりながらの交信が可能になります。このようなモードをハンドシェイクモードと

図7-11 ハンドシェイクによるプリンタドライブの例



います。

PIAはこのハンドシェイクモードを自動的に行うオートマチックなハンドシェイク機能を備えています。したがってこのモードを使えばMPU側はいちいちデータの装荷や送信終了などの確認をすることは必要なく、PIAがすべて自動的に処理してくれます。PIAの持っているもっとも優れた機能の1つです。ただし難をいえばこのモード動作が理解しにくいことです。実際の動作状態におけるデバッグも、タイミングがからんでくるためにわかりにくいのが実情です。

では、実際にプリンタをPIAに接続して、ハンドシェイクモードでドライブしたときの例をあげて解説します。接続回路を図7-11に示します。

プリンタ側では印字作業が終了して、次の文字の受け付けが可能になれば Busy フラグを“L”にしてPIAに知らせます。PIA側は、この信号により CRB 7 のフラグをセットします。MPUはフラグを見ていてフラグがセットされると、MPUは印字するデータをPIRBに書き込みます。自動的にCB₂が“H”から“L”に変化して出力されます。

一方、Aポートを用いてハンドシェイクを行うと(CB₁の代わりにCA₁, CB₂の代わりにCA₂) Bポートの場合とは異なった動作をするので注意が必要です。

Bポート側はペリフェラル・インターフェース・レジスタBにデータを書き込むと、CB₂が自動的に出力されましたが、Aポート側はペリフェラル・インターフェース・レジスタAを読み込むことによって、CA₂が出力されます。ハンドシェイク技法によりデータのやりとりをするときにはAポートは入力用に、Bポートは出力用に設定するのが一般的です。次にBポートを使用した場合の処理の中心となる部分のルーチンだけを示します。

L 1	L D A	C R B	* C B ₁ 入力あったか (プリンタOKか)
	B P L	L 1	* プリンタが準備されていなければ戻る
	L D A	P I R B	* C R B 7 をクリアするための空読み
	L D A	D A T A	* 印字データを AccA にセット
	L D A	P I R A	* 印字データが出力され、同時に C B ₂ から ストロブ信号が自動的に出力される

このプログラムにおいて注意することがあります。ハンドシェイクモードにおいてはCRB 7のリセットの動作がCB₂の出力動作よりも先行しなければならないことです。動作の順序が逆になりますとプログラムは動きません。このようなことが悩む原因となりやすいので、気を付けてください。

以上で簡単に68系の代表的入出力用LSIであるPIAについて説明しました。非常に高い機能を持つLSIであるため、使用法について書くだけでも一冊の本ができるといわれています。このLSIのマスター法はたくさんの周辺機器を持続して実際に動作させた経験で体得することが一番です。読者のみなさんもSBC69に制御用機器を接続し、ぜひPIAの動作法をマスターしてください。

2

ACIAのプログラミング

コントロール・レジスタ ステータス・レジスタ

ACIA (非同期通信インターフェース・アダプタ) は、パラレル⇄シリアル・データ変換アダプタ用LSIです。最近脚光を浴びているデータ通信の分野では大活躍しており、これからも使用される製品が増えてくるでしょう。この機会にACIAを使って、その動作原理を学んでください。

ここでは接続回路については6章で述べましたので、ここではACIAの特性とプログラムの方法について述べることにします。

2.1 ACIAの素顔

ACIA (Asynchronous Communications Interface Adapter) は名前の示すとおり、単なるパラレル⇄シリアル・データの変換アダプタ用LSIです。通信回線の制御まで行う高い機能を持っています。今回はACIAとして68系ファミリのLSIであるMC6850を使用します。68系マイクロコンピュータのファミリICにおいては、PIAとともに中心的な存在になっているLSIです。シリアルデータ通信用のLSIでは80系の8251A、68系の6850、Z-80のSIO、この3つが代表的なものといえましょう。

6850はシステムクロック・スピードにより次の3種類があります。

MC6850	1 MHz用
MC68A50	1.5 MHz用
MC68B50	2 MHz用

本機では1MHzバージョンのMC6850を使います。


column

コ・ラ・ム


パリティ・ビット

エラー防止に用いる伝送誤り制御の方式です。送信側では送信するキャラクタ・データにパリティ・ビットという1ビットを付加して送出します。パリティには2種類あります。①奇数パリティ ②偶数パリティ。たとえば①の奇数パリティのときにはキャラクタを構成しているビット列にパリティ・ビットを付加したときの1の数が奇数になるようにパリティ・ビットの値を決めたものです。受信側ではパリティ・ビットを含めたキャラクタ内の1の数を数えて奇数になれば受信データは正しいと判断します。しかし、2つのビットが同時に反転した場合には正しいと判断されてしまうため、あまり検出能力が高いとはいえません。下図に非同期通信方式のデータ・フォーマットを示します。

また偶数パリティ形式データの例としてテープ・データを示します。紙テープでは穴が1つ1ビットに相当します。横1列のデータ中の穴の数がどこも偶数になっているのがわかるでしょう。この紙テープは7ビット・データでは偶数パリティ形式になっています。



7ビット・データ、偶数パリティ形式テープ・データ



#1

2.2 ACIAの構成

ACIAの内部構成は図7-12のようになります。ACIAのピン配置を図7-13に示します。図中の“直並変換器”はシフトレジスタのようなものです。入出力ポートにはラッチが入っていて、データの時間的効率が最大になるように動作します。このような形式はダブルバッファ方式と呼ばれ、MPUの利用効率が向上します。

2.3 コントロール・レジスタ

ACIAの内部レジスタは表7-10に示します。次にコントロール・レジスタについて説明します。





図7-13 ACIAのピン配置



コントロール・レジスタはACIAが送信あるいは受信するデータの型、割り込み制御の有無、クロックの分周比等についての取り決めを決定するところです。コントロール・レジスタのそれぞれのビットの意味は表7-10のようになります。

ではコントロール・レジスタのビットの役割を簡単に説明していきます。

●CR₇, CR₆ (ビット1, 0)

ACIAに与えられるクロックを、ACIAの伝送スピード(ボーレイト)に合う内部クロックに分周するビットです。

表7-10 コントロール・レジスタの各々のビットの意味

CR ₇	CR ₆	CR ₅	ファンクション		CR ₄	CR ₃	CR ₂	ファンクション			CR ₁	CR ₀	ファンクション
			RTS	送信割込				データビット	パリティ	ストップビット			
1で受信時割込可	0	0	“L”	禁止	0	0	0	7ビット	偶数	2	0	0	1/1
					0	0	1		奇数				
	0	1	“L”	可	0	1	0		偶数	1	0	1	1/16
					0	1	1		奇数				
0で受信時割込禁止	1	0	“H”	禁止	1	0	0	8ビット		2	1	0	1/64
					1	0	1			1			
	1	1	“L”	禁止	1	1	0			1	1	1	マスタリセット
					1	1	1						

たとえばクロック (Rxclock Txclock) が 19200Hz で CR_1 , CR_0 が 0, 1 のとき、分周比は表を見ると $1/16$ なので、内部では $19200 \div 16 = 1200$ になっています。この1200が**ボーレート**であり、1200ボーのスピードといいます。

このビットが両方とも1のときはマスタ・リセットといい、ACIA内のレジスタをリセットします。ACIAはハード的なリセット端子がないので、使用するときには必ずマスタ・リセットを最初に行います。

● CR_4 , CR_3 , CR_2 (ビット 4, 3, 2)

送受信データの形式を決定するビット列です。ビット4が0でデータのビット数は7、ビット4が1でビット数は8の構成となります。ビット3, 2はパリティ・ビットを付加するか、付加するとすればパリティは奇数か偶数かの決定とストップ・ビットの数の決定に関係します。

● CR_6 , CR_5 (ビット 6, 5)

送信時の割り込み機能とピン端子 $\overline{\text{RTS}}$ の制御をするビットです。ビット5が0で送信時の割り込み禁止、1で送信時の割り込みがイネーブルとなります。MC6850には1ビット出力ポートとして $\overline{\text{RTS}}$ が、また1ビット入力ポートの $\overline{\text{CTS}}$ と $\overline{\text{DCD}}$ がそれぞれ用意されています。ビット6は出力ポートとして $\overline{\text{RTS}}$ 端子を“L”、“H”のどちらかに設定します。ビット6が0で $\overline{\text{RTS}}$ は“L”、ビット6が1で“H”になります。

この機能により通信回線の制御ができます。ビット6, 5の両方が1になると $\overline{\text{RTS}}$ は“L”になって送信時の割り込みは禁止になります。また“ブレイク・レベルのみの送信”という動作を行います。このときは送信データに関係なく、“L”のレベルの送信が続きます。

● CR_7 (ビット 7)

このビットが1になっていると、受信データの入力により割り込みが発生します。もしデータの入力処理を割り込みルーチンで実行させようとするならば、このビット7を1にしておきます。しかし、本機では割り込み処理をしていないので、ビット7は0にします。

以上、コントロール・レジスタの各ビットを説明しました。ユーザはプログラムのACIAのイニシャライズ時に自分のデータ伝送方式に合わせて各ビットをセットします。この操作は最初に1回のみ実行するだけです。

2・4 ステータス・レジスタ

ステータス・レジスタは送信部、受信部のいろいろなフラグが集まっているところです(表7-11)。各フラグは次のような働きをします。

●RDRF (Receive Data Register Full)

受信データ・レジスタ内に、受信したデータが存在することを示します。MPUが受信データ・レジスタを読み出すと、このフラグは自動的に0になります。つまり、1のときはデータがあることを意味します。

●TDRE (Transmit Data Register Empty)

送信データ・レジスタの中にデータがまだあるかないかを示します。1のときは送信データ・レジスタが空であることを意味し、MPUは次のデータをACIAに送ってよいことになります。

●DCD (Data Carrier Detect)

このフラグはACIAのDCD端子の状態をコピーしています。モデムからのキャリア入力なくなると、この端子は“H”になります。“L”の状態で受信用のレジスタが動作可能となります。当然このときRDRFフラグは0になっています。ユーザが受信動作を実行しようとするときはDCD端子の“L”を確認してから行います。DCDフラグが1になっているとマスタ・リセットで“L”にすることはできません。

●CTS (Clear To Send)

モデムからのCTS入力をコピーします。CTS端子が“L”のとき0にな

表7-11 ステータス・レジスタの各々のビットの意味

ファンクション ビット位置	フラグ名	機 能	方 向
0	RDRF	受信データ・レジスタ内にデータあり	受
1	TDRE	送信データ・レジスタは空	送
2	DCD	キャリア入力あり	受
3	CTS	送信路の用意ができた	送
4	FE	フレーミング・エラー発生	受
5	OV RN	オーバーラン・エラー発生	受
6	PE	パリティ・エラー発生	受
7	IRQ	割り込み要求あり	受・送

り、“H”になると1になります。 $\overline{\text{CTS}}$ が“H”のときTIRE フラグが立ちませんので、送信動作ができません。送信動作を実行するときは必ず“L”にしておいてください。このフラグもマスタ・リセットされませんので注意が必要です。

● FE (Framing Error)

受信データにフレームエラーが生じたことを示します。

● OVRN (receiver OVerRuN)

受信データをMPUが読み込まないうちに次のデータが入力されてしまい、前のデータが失われたことを示します。 $\text{CR}_7=1$ にしておくと、このときに割り込みの発生が生じます。この割り込みはマスタ・リセットまたはデータ・レジスタの読み込みによりクリアします。

● PE (Parity Error)

受信データにパリティ・エラーが発生したことを示します。

● IRQ (Interrupt ReQuest)

このビットが1になっているときは送信、受信のどちらかで割り込み要求が発生したことを示します。フラグを調べることで、割り込み発生の原因がTDRE, RDRF, $\overline{\text{DCD}}$, OVRNのどれによるのかが判断できます。

2.5 プログラミングの方法

プログラミングはPIAのときと同様に必ずイニシャライズから始めます。前述しましたが、ACIAにはハード的なリセット端子はありませんので（電源投入直後はACIA内部の回路でリセットするが）、ACIAの設定はマスタ・リセットを実行させてから行うのがよいでしょう。

① 最初にACIAのイニシャライズを実行してみましょう。

例として8ビット・データ、パリティなし、2ストップビット、1/16分周のモードに設定する場合は次のようになります。


```

LDA    #$03    *マスタ・リセット
STA    ACIACT  *コントロール・レジスタに書く
LDA    #$11    *コントロールワード値を
STA    ACIACT  *コントロール・レジスタに書く

```

② 次に1文字受信の場合のフローチャートとプログラムを図7-14に示します。

図7-14 1文字受信ルーチンのフローチャート




ACIAにシリアル・データが入ってくればRDRFフラグが1になるので、右に1ビットシフトします。RDRFフラグはビット0ですので右へシフトさせるとキャリーが立つのでキャリーが1になるのを待ちます。キャリーが立ったらデータ入力があったことを意味しています。次にACIAのデータ・レジスタから受信データをAccAにリードします。

③ 1文字送信の場合のフローチャートとプログラムを図7-15に示します。送信手順はまずCTSの確認から始めます。CTS端子が“H”になっているとTDREフラグが立たないので、必ずCTS端子は“L”にしておくようにします。

一般にはRTS端子をCTSに結線しておくので、ACIAの初期設定のときはRTSを“L”にしておけば自動的にCTSは“L”にすることができま

す。
プログラムとしては、まずCTSの確認をした後にTDREフラグのチェックを行います。チェック方法はASR命令を2回実行してCフラグにビット1

図7-15 1文字送信ルーチンのフローチャート



	LDA	DATA	*送信データセット
SROUT	LDB	ACIAST	*ステータス読み込み
	BITB	#%00001000	*CTS="L"を確認
	BNE	SROUT	
	ASRB		*TDREフラグをキャリー
	ASRB		ビットへ追い込む
	BCC	SROUT	*フラグ立たないなら待機
	STA	ACIADT	*送信データ出力
	RTS		

の値を追い込んで、BCC命令で判断します。このチェックをパスしたら前もってAccAにセットしておいた1バイトの送信用データをACIAのデータ・レジスタにストアしてやると、ACIAが自動的に送信用データをTx Dataの端子から外部に送信を行います。

A P P E N D I X



主要I/O デバイス


6809命令セット

6809機能別命令表


1 ■主要デバイス

・使用したLS-TTLのピン接続


7400




7404




7405




7407



7417




7430




・使用したLS-TTLのピン接続

7432




74139




74123

FUNCTION TABLE

INPUTS		OUTPUTS	
CLEAR	A B	Q	\bar{Q}
L	X X	L	H
X	H X	L*	H*
X	X L	L*	H*
H	L ↑		
H	↓ H		
↑	L H		




74244




・使用したLS-TTLのピン接続

74245




・PIAとACIAのピン配置

PIA (6821)




ACIA (6850)




・PTM, 6809MPU, ROM, RAM, 4050のピン配置


PTM(6840)




ROM(2732)




6809MPU



RAM(6264)



4050



2 ■ 6809の命令表

・命令表の見方

マイクロコンピュータのプログラムを作成する場合には、1つ1つの命令の性格をよく理解しておかないと正確なプログラムを書くことはできません。個々の命令を理解するためには命令一覧表を参照することが必要となります。表①を例として、命令表の見方、使い方を説明します。

プログラムを書くときに“LDA # \$10”などと書きますが、このように書かれた記号をニーモニック・コードといいます。このニーモニック・コードをマシン語に変換するときは、まず命令表でニーモニック・コードが一致する行を探します。次にアドレッシングモードの一致する列の場所（OPコードの列です）に書かれている記号が目的の命令コードですので、これをマシン語として記入します。このときアドレッシングモードの欄で“#”の欄の数字は命令の構成バイト数を示しています。先ほどのニーモニック・コードの欄ではOPが\$86、#が2になっていますので、命令長は2バイト構成であり、結局マシン語は\$86、\$10となります。



同じくアドレッシングモードの欄で“~”の記号はマシンサイクルを示しています。マシンサイクルは、その命令を実行するためにマシンサイクルで何サイクル必要であるかを示します。68系ではマシンサイクルはクロック周波数と同じです。ここでは命令は2マシンサイクルですので、システムクロックが1 MHzのときは2 μ sで実行が終了することになります。

また“~”と“#”の項で、+のついているものはインデックス・アドレッシングやPSH、PUL命令であることを意味しています。インデックス・アドレッシングの種類やレジスタの種類により、命令長が記されている数字以上のバイト数にすることを示しているので、表②のように確認することが必要です。

次にフラグの変化の欄を説明します。フラグの変化の欄には“ \updownarrow ”、“.”の2つの記号があります。“ \updownarrow ”の記号はフラグがその命令の実行後変化することを表します。一方、“.”の記号は、その命令の実行結果がフラグに何の影響も与えないことを示します。とくに条件分岐したいときは分岐命令の直前の命令のフラグ変化をじゅうぶんに吟味する必要があります。

じゅうぶんな説明ではありませんでしたが、命令表の使い方がわかったことと思います。全命令表は次ページ以降に示します。

表①

命 令		具体例	アドレッシング・モード												説明	5 3 2 1 0						
			イミディエイト			ダイレクト			インデックス			エクステンディッド				H N Z V C						
			Op	~	#	Op	~	#	Op	~	#	Op	~	#		Op	~	#	H	N	Z	V
ABX														3A	3	1	B+X-X (Unsigned)	*	*	*	*	*
ADC	ADCA ADCB	89 C9	2 2	2 2	99 D9	4 4	2 2	A9 E9	4+ 4+	2+ 2+	B9 F9	5 5	3 3				A+M+C-A B+M+C-B	1	1	1	1	1
ADD	ADDA ADDB ADDD	8B CB C3	2 2 4	2 2 3	9B DB D3	4 4 6	2 2 2	AB EB E3	4+ 4+ 6+	2+ 2+ 2+	BB FB F3	5 5 7	3 3 3				A+M-A B+M-B D+M+M+1-D	1	1	1	1	1
AND	ANDA ANDB ANDCC	84 C4 1C	2 2 3	2 2 2	94 D4 1C	4 4 3	2 2 2	A4 E4 E4	4+ 4+ 4+	2+ 2+ 2+	B4 F4 F4	5 5 5	3 3 3				AΛM-A BΛM-B CCΛIMM-CC	*	1	1	0	*
ASL	ASLA ASLB ASL				0B	6	2	6B	6+	2+	7B	7	3					8	1	1	1	1
ASR	ASRA ASRB ASR				07	6	2	67	6+	2+	77	7	3					8	1	1	*	1
BIT	BITA BITB	85 C5	2 2	2 2	95 D5	4 4	2 2	A5 E5	4+ 4+	2+ 2+	B5 F5	5 5	3 3				Bit Test A (MΛA) Bit Test B (MΛB)	*	1	1	0	*
CLR	CLRA COMB COM				0F	6	2	6F	6+	2+	7F	7	3				0-A B-B M-M	*	0	1	0	0
CWAI		3C		≥20										53	2	1	CCΛIMM-CC Wait for Interrupt	8	1	1	1	1
DAA														19	2	1	Decimal Adjust A	*	1	1	0	1
DEC	DECA DECB DEC				0A	6	2	6A	6+	2+	7A	7	3				A-1-A B-1-B M-1-M	*	1	1	1	*
EOR	EOPA EORB	88 C8	2 2	2 2	98 D8	4 4	2 2	A8 E8	4+ 4+	2+ 2+	B8 F8	5 5	3 3				AΛM-A BΛM-B	*	1	1	0	*
EXG	R1, R2	1E	8	2													R1-R2 ²	*	*	*	*	*
INC	INCA INCB INC				0C	6	2	6C	6+	2+	7C	7	3				A+1-A B+1-B M+1-M	*	1	1	1	*
JMP					0E	3	2	6E	3+	2+	7E	4	3				EA ³ -PC	*	*	*	*	*
JSR					9D	7	2	AD	7+	2+	BD	8	3				Jump to Subroutine	*	*	*	*	*
LD	LDA LDB LDD LDS	86 C6 CC 10	2 2 3 4	2 2 3 4	96 D6 DC 10	4 4 5 6	2 2 3 3	A6 E6 EC EE	4+ 4+ 5+ 6+	2+ 2+ 2+ 3+	B6 F6 FC FE	5 5 6 7	3 3 3 4				M-A M-B MM+1-D MM+1-S	*	1	1	0	*
LDU	LDU	CE	3	3	DE	5	2	EE	5+	2+	FE	6	3				MM+1-U	*	1	1	0	*
LDD	LDD	8E	3	3	9E	5	2	AE	5+	2+	BE	6	3				MM+1-X	*	1	1	0	*
LDY	LDY	10	4	4	10	6	3	10	6+	3+	10	7	4				MM+1-Y	*	1	1	0	*
LEA	LEAS LEAU				9E			AE									EA ³ -S	*	*	*	*	*

表②

命 令	具体例	アドレッシング・モード												説明	5 3 2 1 0					
		イミディエイト			ダイレクト			インデックス			エクステンディッド				説明	H	N	Z	V	C
		Op	~	#	Op	~	#	Op	~	#	Op	~	#							
ABX														3A 3 1	B + X - X (Unsigned)	*	*	*	*	*
ADC	ADCA ADCB	89 C9	2 2	2 2	99 D9	4 4	2 2	A9 E9	4+ 4+	2+ 2+	B9 F9	5 5	3 3		A + M + C - A B + M + C - B	1	1	1	1	1
ADD	ADDA ADDB ADDD	8B CB C3	2 2 4	2 2 3	9B DB D3	4 4 6	2 2 2	AB EB E3	4+ 4+ 6+	2+ 2+ 2+	BB FB F3	5 5 7	3 3 3		A + M - A B + M - B D + M + M + 1 - D	1	1	1	1	1
AND	ANDA ANDB ANDCC	84 C4 1C	2 2 3	2 2 2	94 D4 1C	4 4 3	2 2 2	A4 E4 E4	4+ 4+ 4+	2+ 2+ 2+	B4 F4 F4	5 5 5	3 3 3		A Λ M - A B Λ M - B CC Λ IMM - CC	*	1	1	0	*

命令コード

命令構成バイト数
マシンサイクル数2以上のバイト数に
なることを示すフラグの変化
状況を示す

・ 6809の全命令表

命 令		具体例	アドレッシング・モード												説明		5 3 2 1 0							
			イミディエイト			ダイレクト			インデックス1			エクステンディッド					インハレント			H	N	Z	V	C
			Op	~	#	Op	~	#	Op	~	#	Op	~	#			Op	~	#					
LSL	LSLA LSLB LSL						08	6	2	68	6+	2+	78	7	3	48 58	2	1		•	•	•	•	•
LSR	LSRA LSRB LSR						04	6	2	64	6+	2+	74	7	3	44 54	2	1		•	0	•	•	•
MUL																3D	11	1	A × B → D (Unsigned)	•	•	•	•	9
NEG	NEGA NEGB NEG						00	6	2	60	6+	2+	70	7	3	40 50	2	1		8	•	•	•	•
NOP																12	2	1	No Operation	•	•	•	•	•
OR	ORA ORB ORCC	8A CA 1A	2 2 3	2	9A DA	4 4	2	AA EA	4+	2+	BA FA	5 5	3						A V M ← A B V M ← B CC V IMM ← CC	•	•	•	0	•
PSH	PSHS PSHU	34 36	5+ 5+	4 2															Push Registers on S Stack Push Registers on U Stack	•	•	•	•	•
PUL	PULS PULU	35 37	5+ 5+	4 2															Pull Registers from S Stack Pull Registers from U Stack	•	•	•	•	•
ROL	ROLA ROLB ROL						09	6	2	69	6+	2+	79	7	3	49 59	2	1		•	•	•	•	•
ROR	RORA RORB ROR						06	6	2	66	6+	2+	76	7	3	46 56	2	1		•	•	•	•	•
RTI																3B	6	15	Return From Interrupt	•	•	•	•	7
RTS																39	5	1	Return from Subroutine	•	•	•	•	•
SBC	SBCA SBCB	82 C2	2 2	2	92 D2	4 4	2	A2 E2	4+	2+	B2 F2	5 5	3						A ← M ← C ← A B ← M ← C ← B	8	•	•	•	•
SEX																1D	2	1	Sign Extend B into A	•	•	•	0	•
ST	STA STB STD STS				97 D7 DD	4 4 5	2	A7 E7 ED	4+	2+	B7 F7 FD	5 5 6	3						A ← M B ← M D ← M M + 1 S ← M M + 1	•	•	•	0	•
	STU STX STY				DF 9F 10	5 5 6	2	EF AF 10	5+	2+	FF BF 10	6 6 7	3						U ← M M + 1 X ← M M + 1 Y ← M M + 1	•	•	•	0	•
SUB	SUBA SUBB SUBD	80 C0 83	2 2 4	2	90 D0 93	4 4 6	2	A0 E0 A3	4+	2+	B0 F0 B3	5 5 7	3						A ← M ← A B ← M ← B D ← M M + 1 ← D	8	•	•	•	•
SWI	SWI ⁶ SWI ²⁶ SWI ³⁶															3F 19 20 3F 11 3F	19 20 2 20 1	1	Software Interrupt 1 Software Interrupt 2 Software Interrupt 3	•	•	•	•	•
SYNC																13	≥ 4	1	Synchronize to Interrupt	•	•	•	•	•
TFR	R1, R2	1F	6	2															R1 ← R2 ²	•	•	•	•	•
TST	TSTA TSTB TST				0D	6	2	6D	6+	2+	7D	7	3			4D 5D	2 2	1	Test A Test B Test M	•	•	•	0	•

注：

- この欄には基本サイクルとバイト数を示してあります。具体的数値は、インデックス・アドレス・モードの表、表2の数値を加えると得られます。
- R1とR2は、任意の8ビット・レジスタまたは16ビット・レジスタのペアです。
8ビット・レジスタはA, B, C, D, P
16ビット・レジスタはX, Y, U, S, D, P, C
- E Aは実効アドレスです。
- PSHとPUL命令は、1バイトをプッシュまたはプルするのに5サイクル+1サイクル要します。
- 5(6)の意味は：(ブランチ命令において)ブランチしない場合5サイクル、ブランチする場合6サイクルです。
- SWIは1とFビットをセットします。SWI2とSWI3は1とFに影響を与えません。
- コンディション・コードは命令実行結果によって直接セットされます。
- ハーフ・キャリ・フラグの値は未定数です。
- 特殊ケース—b 7がセットされているとキャリがセットされます。

命 令		具体例		アドレッシング・モード												説明	5 3 2 1 0					
				イミディエイト			ダイレクト			インデックス			エクステンディッド				H N Z V C					
				Op	~	#	Op	~	#	Op	~	#	Op	~	#		Op	~	#			
ABX														3A	3	1	B + X - X (Unsigned)	•	•	•	•	•
ADC	ADCA ADCB	89 C9	2 2	2 2	99 D9	4 4	2 2	A9 E9	4+ 4+	2+ 2+	B9 F9	5 5	3 3				A + M + C - A B + M + C - B	1	1	1	1	1
ADD	ADDA ADDB ADDD	8B CB C3	2 2 4	2 2 3	9B DB D3	4 4 6	2 2 2	AB EB E3	4+ 4+ 6+	2+ 2+ 2+	B8 F8 F3	5 5 7	3 3 3				A + M - A B + M - B D + M + M + 1 - D	1	1	1	1	1
AND	ANDA ANDB ANDCC	84 C4 1C	2 2 3	2 2 2	94 D4	4 4	2 2	A4 E4	4+ 4+	2+ 2+	B4 F4	5 5	3 3				A & M - A B & M - B CC & IMM - CC	•	1	1	0	•
ASL	ASLA ASLB ASL				08	6	2	68	6+	2+	78	7	3	48 58	2 2	1 1		8	1	1	1	1
ASR	ASRA ASRB ASR				07	6	2	67	6+	2+	77	7	3	47 57	2 2	1 1		8	1	1	•	•
BIT	BITA BITB	85 C5	2 2	2 2	95 D5	4 4	2 2	A5 E5	4+ 4+	2+ 2+	B5 F5	5 5	3 3				Bit Test A (M, A, A) Bit Test B (M, A, B)	•	1	1	0	•
CLR	CLRA CLRB CLR				0F	6	2	6F	6+	2+	7F	7	3	4F 5F	2 2	1 1	0 - A 0 - B 0 - M	•	0	1	0	0
CMP	CMPA CMPB CMPD	81 C1 10	2 2 5	2 2 4	91 D1 10	4 4 7	2 2 3	A1 E1 10	4+ 4+ 7+	2+ 2+ 3+	B1 F1 10	5 5 8	3 3 4				Compare M from A Compare M from B Compare M, M + 1 from D	8	1	1	1	1
	CMPS	83 11	5 5	4 4	93 11	7 7	3 3	A3 11	7+	3+	B3 11	8 8	4 4				Compare M, M + 1 from S	•	1	1	1	1
	CMPU	8C 11	5 5	4 4	9C 11	7 7	3 3	AC 11	7+	3+	BC 11	8 8	4 4				Compare M, M + 1 from U	•	1	1	1	1
	CMXP CMPY	83 8C 10	4 4 5	3 3 4	93 9C 10	6 6 7	2 2 3	AC 9C 10	6+ 7+	2+ 3+	BC 10 BC	7 7 8	3 3 4				Compare M, M + 1 from X Compare M, M + 1 from Y	•	1	1	1	1
COM	COMA COMB COM				03	6	2	63	6+	2+	73	7	3	43 53	2 2	1 1	A - A B - B M - M	•	1	1	0	1
CWAI		3C	≥20	2													CC & IMM - CC Wait for Interrupt	•	1	1	0	1
DAA														19	2	1	Decimal Adjust A	•	1	1	0	1
DEC	DECA DECB DEC				0A	6	2	6A	6+	2+	7A	7	3	4A 5A	2 2	1 1	A - 1 - A B - 1 - B M - 1 - M	•	1	1	1	•
EOR	EORA EORB	88 C8	2 2	2 2	98 D8	4 4	2 2	AB EB	4+ 4+	2+ 2+	B8 F8	5 5	3 3				A ⊕ M - A B ⊕ M - B	•	1	1	0	•
EXG	R1, R2	1E	8	2													R1 - R2 ²	•	•	•	•	•
INC	INCA INCB INC				0C	6	2	6C	6+	2+	7C	7	3	4C 5C	2 2	1 1	A + 1 - A B + 1 - B M + 1 - M	•	1	1	1	•
JMP					0E	3	2	6E	3+	2+	7E	4	3				EA ³ - PC	•	•	•	•	•
JSR					9D	7	2	AD	7+	2+	BD	8	3				Jump to Subroutine	•	•	•	•	•
LD	LDA LDB LDD LDS	86 C6 CC	2 2 3	2 2 3	96 D6 DC	4 4 5	2 2 2	A6 E6 EC	4+ 4+ 5+	2+ 2+ 2+	B6 F6 FC	5 5 6	3 3 3				M - A M - B M, M + 1 - D M, M + 1 - S	•	1	1	0	•
	LDU	CE	3	3	DE	5	2	EE	5+	2+	FE	6	3				M, M + 1 - U	•	1	1	0	•
	LDX	8E	3	3	9E	5	2	AE	5+	2+	BE	6	3				M, M + 1 - X	•	1	1	0	•
	LDY	10	4	4	10	6	3	10	6+	3+	10	7	4				M, M + 1 - Y	•	1	1	0	•
LEA	LEAS LEAU LEAX LEAY							32 33 34 31	4+ 4+ 4+ 4+	2+ 2+ 2+ 2+							EA ³ - S EA ³ - U EA ³ - X EA ³ - Y	•	•	•	•	•

凡例:

OP オペコード (16進)

~ MPUサイクル数

バイト数

+ 算術加算

- 算術減算

• 乗算

M Mの補数

~ 転送方向

H ビット3からの補助キャリ

N 負 (符号ビット)

Z ゼロ

V オーバフロー2の補数

C ALUからのキャリ

I テストの結果の影響を受ける

• 変化なし

CC コンディション・コード・レジスタ

: コンカチネーション

V 論理和 OR

A 論理積 AND

⊕ 排他的論理和 EXOR

命 令	具体例	アドレッシング モード			説 明	5	3	2	1	0
		OP	～	#						
BCC	BCC LBCC	24	3	2	Branch C=0 Long Branch C=0	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		24				*	*	*	*	*
BCS	BCS LBBS	25	3	2	Branch C=1 Long Branch C=1	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		25				*	*	*	*	*
BEQ	BEQ LBEQ	27	3	2	Branch Z=1 Long Branch Z=0	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		27				*	*	*	*	*
BGE	BGE LBGE	2C	3	2	Branch \geq Zero Long Branch \geq Zero	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		2C				*	*	*	*	*
BGT	BGT LBGT	2E	3	2	Branch > Zero Long Branch > Zero	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		2E				*	*	*	*	*
BHI	BHI LBHI	22	3	2	Branch Higher Long Branch Higher	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		22				*	*	*	*	*
BHS	BHS LBHS	24	3	2	Branch Higher or Same Long Branch Higher or Same	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		24				*	*	*	*	*
BLE	BLE LBLE	2F	3	2	Branch \leq Zero Long Branch \leq Zero	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		2F				*	*	*	*	*
BLO	BLO LBLO	25	3	2	Branch lower Long Branch Lower	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		25				*	*	*	*	*

命 令	具体例	アドレッシング モード			説 明	5	3	2	1	0
		OP	～	#						
BLS	BLS LBLS	23	3	2	Branch Lower or Same Long Branch Lower or Same	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		23				*	*	*	*	*
BLT	BLT LBLT	2D	3	2	Branch < Zero Long Branch < Zero	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		2D				*	*	*	*	*
BMI	BMI LBMI	2B	3	2	Branch Minus Long Branch Minus	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		2B				*	*	*	*	*
BNE	BNE LBNE	26	3	2	Branch Z=0 Long Branch Z=0	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		26				*	*	*	*	*
BPL	BPL LBPL	2A	3	2	Branch Plus Long Branch Plus	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		2A				*	*	*	*	*
BRA	BRA LBRA	20	3	2	Branch Always Long Branch Always	*	*	*	*	*
		16	5	3		*	*	*	*	*
		16				*	*	*	*	*
BRN	BRN LBRN	21	3	2	Branch Never Long Branch Never	*	*	*	*	*
		10	5	4		*	*	*	*	*
		21				*	*	*	*	*
BSR	BSR LBSR	8D	7	2	Branch to Subroutine Long Branch to Subroutine	*	*	*	*	*
		17	9	3		*	*	*	*	*
		17				*	*	*	*	*
BVC	BVC LBVC	29	3	2	Branch V=0 Long Branch V=0	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		28				*	*	*	*	*
BVS	BVS LBVS	29	3	2	Branch V=1 Long Branch V=1	*	*	*	*	*
		10	5(6)	4		*	*	*	*	*
		29				*	*	*	*	*

単純ブランチ

	OP	～	#
BRA	20	3	2
LBRA	16	5	3
BRN	21	3	2
LBRN	1021	5	4
BSR	8D	7	2
LBSR	17	9	3

単純コンディショナル・ブランチ (注1～4)

Test	True	OP	False	OP
N=1	BMI	2B	BPL	2A
Z=1	BEQ	27	BNE	26
V=1	BVS	29	BVC	28
C=1	BCS	25	BCC	24

符号化コンディショナル・ブランチ (注1～4)

Test	True	OP	False	OP
r>m	BGT	2E	BLE	2F
r≥m	BGE	2C	BLT	2D
r=m	BEQ	27	BNE	26
r≤m	BLE	2F	BGT	2E
r<m	BLT	2D	BGE	2C

符号なしコンディショナル・ブランチ (注1～4)

Test	True	OP	False	OP
r>m	BHI	22	BLS	23
r≥m	BHS	24	BLO	25
r=m	BEQ	27	BNE	26
r≤m	BLS	23	BHI	22
r<m	BLO	25	BHS	24

注:

1. すべてのコンディショナル・ブランチには、ショートとロングがあります。
2. すべてのショート・ブランチは2バイトであり、3サイクル要します。
3. すべてのコンディショナル・ロング・ブランチには、ショート・ブランチのオペコードに\$10が付き、ブランチ先を表すため16ビットのオフセットを使います。
4. すべてのコンディショナル・ロング・ブランチは4バイトで、ブランチする場合6サイクル、ブランチしない場合5サイクルを要します。

3 ■ 機能別命令表

・ 8ビット・アキュムレータ/メモリ命令

命 令	説 明
ADCA, ADCB	Add memory to accumulator with carry
ADDA, ADDB	Add memory to accumulator
ANDA, ANDB	And memory with accumulator
ASL, ASLA, ASLB	Arithmetic shift of accumulator or memory left
ASR, ASRA, ASRB	Arithmetic shift of accumulator or memory right
BITA, BITB	Bit test memory with accumulator
CLR, CLRA, CLRB	Clear accumulator or memory location
CMPA, CMPB	Compare memory from accumulator
COM, COMA, COMB	Complement accumulator or memory location
DAA	Decimal adjust A accumulator
DEC, DECA, DECB	Decrement accumulator or memory location
EORA, EORB	Exclusive or memory with accumulator
EXG R1, R2	Exchange R1 with R2 (R1, R2 = A, B, CC, DP)
INC, INCA, INCB	Increment accumulator or memory location
LDA, LDB	Load accumulator from memory
LSL, LSLA, LSLB	Logical shift left accumulator or memory location
LSR, LSRA, LSRB	Logical shift right accumulator or memory location
MUL	Unsigned multiply ($A \times B \rightarrow D$)
NEG, NEGA, NEGB	Negate accumulator or memory
ORA, ORB	Or memory with accumulator
ROL, ROLA, ROLB	Rotate accumulator or memory left
ROR, RORA, RORB	Rotate accumulator or memory right
SBCA, SBCB	Subtract memory from accumulator with borrow
STA, STB	Store accumulator to memory
SUBA, SUBB	Subtract memory from accumulator
TST, TSTA, TSTB	Test accumulator or memory location
TFR R1, R2	Transfer R1 to R2 (R1, R2 = A, B, CC, DP)

注：A, B, CC, それにDPはPSHS, PSHU (PULS, PULU) 命令を用いてスタックにプッシュ (プル) できます。

・16ビット・アキュムレータ/メモリ命令

命 令	説 明
ADDD	Add memory to D accumulator
CMPD	Compare memory from D accumulator
EXG D, R	Exchange D with X, Y, S, U, or PC
LDD	Load D accumulator from memory
SEX	Sign Extend B accumulator into A accumulator
STD	Store D accumulator to memory
SUBD	Subtract memory from D accumulator
TFR D, R	Transfer D to X, Y, S, U, or PC
TFR R, D	Transfer X, Y, S, U, or PC to D

注：DはPSHS, PSHU (PULS, PULU) 命令を用いてスタックにプッシュ（プル）できます。

・インデックス・レジスタ/スタック・ポインタ命令

命 令	説 明
CMPS, CMPU	Compare memory from stack pointer
CMPX, CMPY	Compare memory from index register
EXG R1, R2	Exchange D, X, Y, S, U or PC with D, X, Y, S, U or PC
LEAS, LEAU	Load effective address into stack pointer
LEAX, LEAY	Load effective address into index register
LDS, LDU	Load stack pointer from memory
LDX, LDY	Load index register from memory
PSHS	Push A, B, CC, DP, D, X, Y, U, or PC onto hardware stack
PSHU	Push A, B, CC, DP, D, X, Y, S, or PC onto user stack
PULS	Pull A, B, CC, DP, D, X, Y, U, or PC from hardware stack
PULU	Pull A, B, CC, DP, D, X, Y, S, or PC from hardware stack
STS, STU	Store stack pointer to memory
STX, STY	Store index register to memory
TFR R1, R2	Transfer D, X, Y, S, U or PC to D, X, Y, S, U, or PC
ABX	Add B accumulator to X (unsigned)

・ ブランチ命令

命 令	説 明
単純ブランチ	
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BMI, LBMI	Branch if minus
BPL, LBPL	Branch if plus
BCS, LBCS	Branch if carry set
BCC, LBCC	Branch if carry clear
BVS, LBVS	Branch if overflow set
BVC, LBVC	Branch if overflow clear
符号付きブランチ	
BGT, LBGT	Branch if greater (signed)
BVS, LBVS	Branch if invalid 2s complement result
BGE, LBGE	Branch if greater than or equal (signed)
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BLE, LBLE	Branch if less than or equal (signed)
BVC, LBVC	Branch if valid 2s complement result
BLT, LBLT	Branch if less than (signed)
符号なしブランチ	
BHI, LBHI	Branch if higher (unsigned)
BCC, LBCC	Branch if higher or same (unsigned)
BHS, LBHS	Branch if higher or same (unsigned)
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BLS, LBLs	Branch if lower or same (unsigned)
BCS, LBCS	Branch if lower (unsigned)
BL0, LBL0	Branch if lower (unsigned)
その他ブランチ	
BSR, LBSR	Branch to subroutine
BRA, LBRA	Branch always
BRN, LBRN	Branch never

・その他の命令

命 令	説 明
ANDCC	AND condition code register
CWAI	AND condition code register, then wait for interrupt
NOP	No operation
ORCC	OR condition code register
JMP	Jump
JSR	Jump to subroutine
RTI	Return from interrupt
RTS	Return from subroutine
SWI, SWI2, SWI3	Software interrupt (absolute indirect)
SYNC	Synchronize with interrupt line

【引用・参考文献】

M6800ファミリ 8 ビット・データブック, 日本モトローラ, 1980
 MC6809-MC6809E マイクロプロセッサプログラミングマニュアル, 日本モトローラ, 1982
 8-BIT MICROPROCESSOR & PERIPHERAL DATA, MOTOROLA, 1983
 日立データブック8/16ビットマイクロプロセッサ, 日立, 1981
 日立データブック8/16ビットマイクロコンピュータ周辺LSI, 日立, 1981
 The Bipolar Digital Integrated Circuits Data Book, TEXAS INSTRUMENTS, 1986
 LOGIC DATABOOK VOLUME1, NATIONAL SEMICONDUCTOR CORPORATION, 1984
 デバイスマニュアル, マキシム・ジャパン
 横井与次郎, マイクロコンピュータ・ハードウェア基礎技術, ラジオ技術社
 横井与次郎, マイクロコンピュータ基礎技術マニュアル, ラジオ技術社
 松本吉彦, 私だけのマイコン設計&製作, CQ出版社
 A, オズボーン, マイクロコンピュータプログラミング, マイテック社
 相原隆文, Z-80実用マイコン製作, 技術評講社
 高橋豊, 6809ソフトウェア開発, CQ出版社

おわりに

以上、MC6809を搭載したマイクロコンピュータについて、基礎理論と製作回路の両面から説明してきました。6809のイメージが湧いてきたでしょうか。

この本は上下巻合わせて効果を発揮します。第1巻は基礎編としての性格を持ち、第2巻は応用編としての性格を持っています。第1巻で学んだ内容をベースにして、いよいよ第2巻では実際にワンボード・マイコンを組み立てていきます。

本書は、“はじめに”でも述べたように、

「マイコンを理解する一番の近道は作ってみることである」

ということを理念に構成されています。ぜひ、第2巻のマイコン製作まで行くことを望みます。

わたしの経験でも、理論面でどうしても理解できなくて困ったことがありましたが、実際にコンピュータを作り、プログラムを実行していく段階で、ひとりでに疑問点が氷解してしまったものです。第1巻の内容がどうもよく理解できないという人も、第2巻に進むことで、さらに大きく前進できるのではないかと思います。

部品の発注は終わりましたか。まだ部品を注文していない人は、ぜひ部品をそろえるようにしてください。では、みなさん、第2巻でまたお会いしましょう。

さくいん

●数字順

10進数	13
16進数	13, 16
2進数	13
2進化10進数	13, 16
2の補数	24
6800	35
6809E	36
7セグメントLED	181
8進数	13, 16

●アルファベット順

ABX	86
ACIA	135, 164
ADC	63
ADD	64
ADDD	77
AND	64
ANDCC	95
ASL	65
ASR	65
BA	48
BCC	91
BCD	13, 16
BCS	91
BEQ	90
BGE	92
BGT	92
BHI	92
BHS	92
BIT	66
BLO	92
BLS	93
BLT	92
BMI	90
BNB	90
BPL	90
BRA	93
BRN	94
BS	48
BSR	93
BVC	91

BVS	91
CLR	66
CMP	66, 82
CPMPD	78
COM	67
CRA3 コピーモード	210
CWAI	96
DAA	68
DEC	68
DMA/BREQ	48
E	47
EOR	69
EXG	69, 78, 83
FIRQ	48, 126
HALT	48
I/Oポート	32
I/O領域	134
INC	70
IRQ	48, 124
JMP	97
JSR	98
LD	70, 84
LDDD	78
LEA	83
LSB	25
LSL	71
LSR	71
MRDY	49
MSB	25
MUL	71
NEG	72
NMI	48, 125
NOP	96
OR	72
ORCC	97
PC相対アドレッシング	119
PIA	135, 161
PIR	204
PSH	84
PTM	135
PUL	86
RESET	49, 126

ROL	73
ROM2732	155
RAM6264	154
ROR	73
RS232C	172
RTI	99
RTS	98
R/W	47
SBC	73
SEX	79
ST	74, 86
STD	79
SUB	74
SUBD	80
SWI	100, 127
SYNC	100
Sフォーマット	175
TFR	75, 80
TST	75

●50音順

アキュムレータ・レジスタ	51
アキュムレータ・オフセット付き インデックスト・アドレッシング	116
アクセスタイム	154
アドレスデコード回路	148
アドレス・バス	46
アドレッシングモード	103
アノードコモン	184
イミディエイト・アドレッシング	107
イメージアドレス	150
インデックスト・アドレッシング	108
インデックス・レジスタ	51
インヘレント・アドレッシング	108
エクステンデッド・アドレッシング	105
エンタイア	57
オーバーフロー	55
オフセットなしインデックスト・アドレッシング	113
カソードコモン	184
間接アドレッシング	121
外部割り込み	123
キャリー	53
コンデション・コード・レジスタ(CC)	53
コントロール・レジスタ	198, 216
数値の重み	22
システムクロック	39

自動増減型インデックスト・アドレッシング	118
スタック・ポインタ・レジスタ(SP)	51
スタティック表示方式	185
ステータス・レジスタ	219
ストローブ信号	165
スリー・ステート・バッファ	45
絶対アドレス	25
相対アドレス	25
ダイナミック表示方式	185
ダイレクト・アドレッシング	106
ダイレクト・ページ・レジスタ(DP)	52
直列信号データ	172
定数オフセット付インデックスト・アドレッシング	114
データ・バス	46
データ方向レジスタ	203
デコード回路の全体構成	150
電圧レベル変換用IC	178
内部割り込み	123
ニブル	20
ハーフ・キャリー	57
ハンドシェイクモード	211
バイト	21
バッファ回路	137
パルス出力モード	208
パリティ・ビット	215
パワー・オン・リセット回路	148
非同期式通信のデータ形式	174
ビット	20
符号付き2進数	26
符号なし2進数	26
ブルアップ抵抗	140
プログラム・カウンタ(PC)	52
並列信号データ	172
ペリフェラル・インターフェース・レジスタ	194
ペリフェラル・データ・バス	194
補数	24
ボロー	54
ポジション・インデペンデント	41
ポストバイト	108
マシンサイクル	50
リエントラント	41
リカーシブ・コール	41
リセット回路	147
リラティブ・アドレッシング	111
ワード	21
割り込み	123

近藤元一（こんどう もとかず）
山形県立東根工業高等学校 電子科教諭

HARDWARE BOOKS③
6809マイコン製作実習(上)

昭和62年2月20日 初版 第1刷発行

著 者 近藤元一
発行者 片岡 巖
発行所 株式会社技術評論社
東京都千代田区九段南2-4-13
電話 03(262)9351 営業部
03(262)7671 編集部
印刷／製本 図書印刷

定価はカバーに表示してあります

本書の一部または全部を著作権法の定める
範囲を超え、無断で複写、複製、転載、テ
ープ化、ファイルに落とすことを禁じます。

© 1987 近藤元一

ISBN4-87408-867-8 C3055

HARDWARE BOOKS **3**

6809マイコン製作実習(上)

PRACTICE MAKING OF 6809 MICRO COMPUTER SYSTEM

ISBN4-87408-867-8 C3055 ¥1800E 定価1800円